（电子行业企业管理）电子钟论文.pdfVIP

（电子行业企业管理）电 子钟论文 简易数字钟设计论文 作者：汪志兴洪胜姜林林龚 摘要 近年来，钟表的数字化给人们生产生活带来了极大的方便，而且大大地 扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、定时广播、 通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数 字化为基础的。因此，研究数字钟及扩大其应用，具有非常现实的意义。 本次设计的数字钟是一种用数字电路技术实现时、分计时的装置，并且 在电路中加入了校时电路，能够分别对时、分进行校正，与机械式时钟相比 具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得 到了广泛的使用。 关键词：秒脉冲；计数器；译码显示；校时 一、引言 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当 前的时间，现在，数字钟的产生给人们生活带来极大的方便，与传统的机械 钟相比，它具有走时准确、显示直观、无机械传动装置等优点，得到广泛的 应用，小到人们日常生活中电子手表，大到车站、码头、机场等公共场所的 大型数显电子钟。 近年来，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎 渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度 的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越 来越快。 目前，数字钟功能越来越强，并有多种大规模集成电路可供选择，从本 次设计要求的角度考虑，后面章节主要介绍以中小规模集成电路设计数字钟 的方法。 一般数字钟的主要功能是：1 、用数字显示时、分,24 小时循环一次。 2 、可以在任一时刻校准时间，要求可靠方便。 随着社会的不断进步和科技的不断发展，数字钟已经逐步取代机械钟， 将会成为人们工作、学习、生活中必不可少的工具。 二、数字钟电路的设计方案 数字钟实质上是一个对标准频率（1Hz）进行计数的计数电路，由于计 数的起始时间不可能与标准时间（北京时间）一致，所以需要在电路上加一 个校时电路。同时标准的 1Hz 信号必须准确，一般采用石英晶体振荡器电路 构成数字钟。 图2-1 是一般数字钟的电路组成方框图。 图2-1 数字钟的整机框图 由图2-1 可见，数字钟由以下几部分组成：石英晶体振荡器电路和分频 器电路组成的秒脉冲发生器；校时电路；六十进制秒、分计数器及二十四进 制时计数器电路；以及分、时的译码显示电路等。 三、数字钟电路的设计 3.1 秒脉冲产生电路的设计 3 ．1 ．1 电路设计 数字钟的秒脉冲产生电路通常由石英晶体振荡器加分频器构成。常见的 石英晶体振荡器由 CMOS 反相器构成，选用振荡频率为 32768Hz 的石英晶体。 因为32768= ，只要经过分频就可以得到稳定度很高的秒信号。分频器选用14 位二进制串行计数器 CD4060 ，再加一级触发器二分频，就能够对石英晶体 振荡器输出的 32768Hz 信号进行分频。图 3-1 所示是一种秒脉冲发生器的具 体电路。 图3-1 秒脉冲产生电路 3.1.2 使用器件介绍 1.14 位二进制串行计数器 CD4060 CD4060 的引脚如图 3-2 所示。 图3-2CD4060 引脚排列图 CP ：时钟（计数）脉冲输入端，下降沿有效。 CP 、：脉冲输出。CP 与 CP 相位相同，与 CP 相位相反。 RST ：异步清零端高电平有效，即该端为高电平时计数器清零，该端通 常处于低电平。 Q4Q10 、Q12 、Q13 、Q14 ：计数器分频器输出。 表 3-1 芯片 CD4060 功能表 输入 输出 CP RST X 1 清除 ↓