GPIO的上拉和下拉输入.docVIP

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
GPIO 的上拉和下拉输入 刚学习 GPIO 库文件 gpio.c 时, void GPIO_Init(GPIO_TypeDef* GPIOx, GPIO_InitTypeDef* GPIO_InitStruct) 这个函数里面有一段代码: if (GPIO_InitStruct-gt;GPIO_Mode == GPIO_Mode_IPD) { GPIOx-gt;BRR = (((uint32_t)0x01) lt;lt; pinpos); } else { /* Set the corresponding ODR bit */ if (GPIO_InitStruct-gt;GPIO_Mode == GPIO_Mode_IPU) { GPIOx-gt;BSRR = (((uint32_t)0x01) lt;lt; pinpos); } } 当时一直不理解,网上有人说是为了防止内部上拉或者下拉 与 N-MOS 或者 P-MOS 形成内部回路造成功耗,这种说法个人认为是错的。通过查阅资料,给出个人解释: 输出和输入存在一个方向,在内部会有处理。管脚配制成 输入时, 输出缓冲器是断开的, 也就是说 P-MOS 和 N-MOS 已经失去作用了。这里给出 ST 的图,方便解释: 从图上可以看出,配置为 PD/PU/FLOAT 时输出缓冲器已经断开。所以,网上解释说防止内部损耗是错误的。 2. 为什么配置 ODR 。因为,上拉或者下拉是 ODRy=1 ,则为上拉, ODR=0 则为下拉。  ODR  决定的。 正确使用 GPIO 时,一般先用 void GPIO_DeInit(GPIO_TypeDef* GPIOx) 将管脚相关寄存器复 位。但是,一般我们连续使用同一个管脚时,为了节省代码 空间和时间,提高效率,通常跳过此步骤。直接使用 void GPIO_Init(GPIO_TypeDef* GPIOx, GPIO_InitTypeDef* GPIO_InitStruct) 来初始化,这样就存在状态直接切换的问题。 具体见 4. 直接切换管脚状态存在的问题。 比如, PC7 先配置为输出,若直接转换为输入,当执行到上面操作 ODR 代码时,其实 PC7 还在输出模式(因 为 GPIOx-gt;CRL = tmpreg; 这句话执行完后才会转换为输入模式),这时会有一段时间(大概几个指令周期吧,没有测量过,但个人感觉不会太长时间)的输出是被直接置为高(上拉 PD 时)或者低(下拉 PW 时)。但一般时间较短,也没有多大问题。 (2) 管脚的状态切换也不是立即完成的, 会有一段切换时 间。切换时间一般里,会存在输出和输入电路共同起作用的 时间,这是可能会存在内部的 P-MOS 、N-MOS 和上拉下拉 电阻存在回路,这里个人也没有具体分析过。

文档评论(0)

182****2200 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档