4组合逻辑电路1.pptxVIP

第四章 组合逻辑电路;组合电路特点;一 组合电路的分析和设计方法;1.任务： 2.目的： 3.方法： ;例：;例：;真值表;　　由 Si 表达式可知，当输入有奇数个 1 时，Si = 1，否则 Si = 0。;;1.任务：根据功能要求，设计逻辑电路。 2.方法：列真值表，写表达式，化简变换，画逻辑图。 ;例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。;逻辑状态表;;4.根据逻辑表达式画出逻辑图。;;解：;;;;;解：; 加法器 编码器 译码器 数据选择器 数值比较器 ;1;1;解：设：an---加数；bn---被加数；cn-1---低位的进位； sn---本位和；cn---进位。;26;逻辑图;实现多位二进制数加法运算的电路;C0 = A0B0 + (A0 ⊕ B0)C-1 = G0 + P0C-1 C1 = G1+ P1C0 = G1+ P1G0 +P1P0C-1 C2 = G2 + P2C1= G2 + P2 G1+P2 P1G0 +P2P1P0C-1 C3 = G3 + P3C2 = G3 + P3 G2 + P3P2 G1+P3P2 P1G0 +P3P2P1P0C-1;串行进位加法器举例;超前进位加法器举例：CT74LS283;[例] 试用 4 位加法器 CT74LS283 设计一个 8421BCD 码转换为余 3 BCD 码输出的电路。 ;[例] 试分析如图所示电路的逻辑功能。 ; 如图所示为两片 CT74LS283 构成的 8 位二进制加法器。低位片 CTLS283(1) 没有进位输入信号，CI 端接地，其进位输出端CO和高位片 CTLS283(2) 的进位输入端 CI 直接相连就可以了。;安康学院电信系;分类：;1 .二进制编码器（一般编码器）;简化真值表;列表达式 A = X4 + X5 + X6 +X7 B = X2 + X3 + X6 +X7 C = X1 + X3 + X5 +X7;(2) 利用与非门;2. 二－十进制编码器;;　　普通编码器在任何时刻只允许一个输入信号请求编码，否则输出发生混乱。;3.优先编码器(续);表达式;编码信号输入端;功能表如下;特点:;例题:(扩展应用) 2片8/3 (74HC148) ? 16/4优先编码器;高片1;;;;结论：;设 ST＝0;扩展后仍保留原芯片的特征;①集成编码器分二进制编码器和二～十进制编码器两类. ②集成二～十进制编码器,常称10/4编码器. 例:74LS147, ☆ 9个输入端,代表1～9九个数字,低有效,高位优先; ☆ 4个输出端,反码输出。如9→0110,4→1011; ☆ 1～9中如无申请,输出→1111,表示数字0的编码,即0的编码是隐含???。 ☆ 无控制端,扩展时不方便. ③码盘是一种实现编码的器件.;;0;　　被编信号优先级别从高到低依次为 I9、I8、I7、I6、I5、  I4、I3、I2、I1、I0。;安康学院电信系;译码——编码逆过程，将二进制代码的原意“翻译” 出来，还原成原特定含义的信息。即每组代 码有一个相应输出端为有效(高/低)电平，其余 输出端为无效(低/高)电平。 分类——按功能不同，分为: 变量译码器 — 表示输入变量状态，2/4，3/8，4/16 码制变换译码器 — BCD/十，余3/十，格雷码/十 显示译码器 — 驱动显示器件;特点 — 输入: n个变量，即n位代码， 输出: 2n个.即对应n个变量的2n种组合,每个 输出对应一种输入代码，即一个n变 量最小项。 设计 — 举例三变量译码器的设计。 （真值表，表达式，变换，逻辑图）;设计举例（续）;安康学院电信系;集成变量译码器;;;CT74LS138 组成的 4 线 – 16 线译码器工作原理 ;⑴;数据分配器: 根据地址信号的要求，将一路输入数据 分配到指定输出通道上去的逻辑电路。;数据分配器举例; 依据 函数可展成标准与或式，即部分最小项之和。 译码器是最小项输出器，能产生全部最小项。;;(3)用输出低电平有效的译码器和与非门实现。 将函数式变换为;[例] 试用 3 线–8 线译码器 CT74LS138