FPGA高速串行收发器.docx

高速数据传输的背景 由于现代通信以及各类多媒体技术对带宽的需求迅猛增长，促使一系列基于差分、源同步、时钟数据恢复（ clock and data recovery ， CDR）等先进技术的互连方式应运而生。在传统设计中，单端互连 方式易受干扰、 噪声的影响， 传输速率最高只能达到 200~250Mbps／Line ；在更高速率的接口设计中， 多采用包含有源同步时钟的差分串行传输方式（如 LVDS、 LVPECL等），但在传输过程中时钟与数据分别发送，传输过程中各信号瞬时抖动不一致，破坏了接收数据与时钟之间的定时关系，因而传输速率很难超越 1Gbps／通道。因此迫切需要新的高速数据传输技术。 在目前系统级互连速率已达到 Gbps的设计中，先进的高速串行技术迅速取代传统的并行技术，成为业界的主流。高速串行技术不仅能够带来更高的性能、更低的成本和更简化的设计，克服了并行的速 度瓶颈，还节省了 I/O 资源，使印制板的布线更简单。 因此，被越来越广泛地应用于各种系统设计中，包括 PC、消费电子、海量存储器、服务器、通信网络、工业计算和控制、测试设备等。高速串行传 输一般采用差分线，迄今业界已经发展出了多种串行系统接口标准，例如千兆以太网、万兆以太网、 PCI-Express 、串行 RapidIO 、串行 ATA 等。 Xilinx 公司高速连接功能的解决方案 基于高速的需求和传统技术的弊端， Xilinx 公司在 Virtex 2 Pro 以及更高系列的部分 FPGA内部集 成了能实现高速数据收发 Rocket I/O 模块，采用了 CML（ CurrentMode Logic ）、 CDR、线路编码（ 8B 10B）和预加重等技术的 Rocket I/O 硬核模块，可极大地减小时钟扭曲、信号衰减和线路噪声对接 收性能的影响，从而使传输速率进一步提高，最高可达10Gbps以上，可用于实现吉比特以太网、 PCI-Express 等常用接口。 除了底层的物理层技术，  Xilinx  还提供带  32 bit LocalLink  用户接口的  Aurora  协议引擎参考设计。 Aurora  协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组 通过  Aurora  协议封装，并在芯片间电路板间甚至机箱间传输。  Aurora  链路层协议在物理层采用千兆 位串行技术，每物理通道的传输波特率可从  622Mbps扩展到  Gbps 。Aurora  还可将  1 至  16 个物理通 道绑定在一起， 形成一个 16 个通道绑定而成的虚拟链路， 可提供 50Gbps的传输波特率和最大 40Gbps 的全双工数据传输速率。 Aurora 可支持广泛的应用范围，如：路由器和交换机、远程接入交换机、 HDTV广播系统、分布式服务器和存储子系统。在协议中，每个高速串行链接被称为“弄”。 协议引擎通过与高速收发器配合，可创建带 LocalLink 用户接口逻辑的串并、并串收发器。通过这一 串行接口方案，用户无须自己设计有关串行接口所涉及的编解码、同步、速率匹配等问题。用户接口 部分包含了所有必要的信号，如协议引擎的状态信号等。 Xilinx 通过高品质的技术支持材料来支持其先进的芯片产品，这些材料包括广泛的知识产权核、参 考设计、模拟电路模块、信号完整性（ SI ）设计套件、数字仿真的质量行为模型等。此外， Xilinx 还提供了众多设计服务、开发平台以及最佳的 FPGA实现工具，可确保用户的所有设计需求都能获得 最佳产品和技术支持。 第 2 节 实现吉比特高速串行 I/O 的相关技术 吉比特高速串行 I/O 的特点和应用 吉比特收发器（ MGT）是吉比特级串行器 / 解串器（ SERDES）的别名。 1．优点 1）速度高。高速串行 I/O 的线速可超过吉比特，甚至数十吉位。而并行传输线速不可能超越吉比特。吉比特串行 I/O 的主要优势是速度。在从片内 / 片外、板内 / 板外或盒内 / 盒外获取数据时，没有任何 技术可以超越高速串行链路。高速串行链路的线速范围为 1Gb/s~ 12Gb/s ，有效负载范围为 ~10Gb。 2）节省管脚数。将大量数据传入 / 出芯片或电路板时所遇到的第一个问题是引脚数，电路板设计时间 和成本会随着管脚数的增加而急剧增加。在大数据量应用下，串行 I/O 可节省大量的管脚（在低速以 及小数据量应用中， MGT比传统并行模式需要更多的电源和接地引脚）。 3）简化同步转换输出。采用单端并行总线时，设计者应考虑同步转换输出（ SSO，即大量寄存器的值 在某一时刻同时翻转， 会对电源和地平面产生一定的影响， 甚至影响到器件内部时钟和逻辑的正常工 作）