EDA技术应用 教学内容临时缓存 EDA设计方法与流程.pptx

1 目录 2 EDA技术设计方法 1. EDA技术设计方法 FPGA/CPLD 3 1. EDA技术设计方法 由18片数字集成电路组成的数字钟 电路正面 电路反面 4 1. EDA技术设计方法 基于EDA技术，采用单个CPLD/FPGA芯片实现电子钟功能 利用EDA技术，把电子设计的所有关键元素（包括硬件电路和软件系统）集成到了PLD器件内部。 5 1. EDA技术设计方法 （1）传统设计方法 传统设计方法采用自下而上（Bottom - up)的设计模式，以固定功能元件为基础设计电子系统。 电子系统传统设计方法流程 6 1. EDA技术设计方法 （2）EDA设计方法 EDA设计方法采用自上而下（Top - Down)的设计模式，先将数字系统的功能描述出来，然后由EDA软件负责具体电路的编译。 电子系统EDA设计方法流程图 7 1. EDA技术设计方法 传统设计方法 EDA设计方法 设计方法 自下至上 （Bottom to Up) 自上至下 （Top to Down) 实现载体 通用的逻辑元件 可编程逻辑器件PLD 调试方法 硬件设计的后期 仿真和调试 系统设计的早期 仿真和修改 设计途径 硬件电路原理图 多种设计文件， 以 HDL描述文件为主 实现方法 手工实现 自动实现 （3）传统设计方法与EDA设计方法的区别 8 1. EDA技术设计方法 （4）传统设计方法与EDA设计方法的优缺点 传统设计方法 EDA设计方法 自上至下。 可编程逻辑器件为载体。 系统设计的早期进行仿真和修改。 支持多种设计文件，发展趋势以 HDL描述文件为主。 降低硬件电路设计难度。 设计依赖于设计师的经验。 设计使用通用逻辑元件。 设计后期的仿真不易实现和调试复杂。 自下而上设计思想的局限。 设计实现周期长，灵活性差，耗时耗力，效率低下。 9 2. IP核与SOC设计 （1）IP(Intellectual Property)核 IP（Intellectual Property） 原来的含义是指知识产权、著作权，在IC设计领域指实现某种功能的设计。 IP核（IP模块） 指功能完整，性能指标可靠，已验证的、可重用的电路功能模块。 10 2. IP核与SOC设计 （2）IP核分类 软IP：用VHDL等硬件描述语言描述的功能块，不涉及具体电路元件来实现功能。 固IP：完成了综合的功能块。 硬IP：供设计的最终阶段产品：掩膜。 11 3. EDA开发流程 FPGA/CPLD 设计流程 12 3. EDA开发流程 （1）设计输入 13 3. EDA开发流程 （1）设计输入 图形输入 硬件描述语言输入 硬件描述语言：主流的、最有效的输入方式，具有高可读性、可移植性好，便于存档。 原理图方式：应用最为广泛, 原理图进行功能验证后再进行编译即可转换为网表文件。一般仅实用于小电路。对于稍大的电路，其可读性、可移植性差。 波形图：主要应用于仿真功能测试时产生测试信号; 状态图：常用于建模中。 14 3. EDA开发流程 （2）综合 综合是将原理图、HDL语言描述转化为电路门级网表，是设计从抽象到具体的转化。 软件语言设计目标流程 硬件语言设计目标流程 15 3. EDA开发流程 （3）适配 适配是将网表文件转换为适应于特定PLD器件下载的最终文件, 适配结果与器件的内部结构相关。 16 3. EDA开发流程 （4）仿真 功能仿真：直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性（如延时特性）。 时序仿真：接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，仿真精度高。 17 3. EDA开发流程 （5）编程下载 编程下载是将适配好的目标文件，通过编种电缆下载至目标器件中。器件编程一般采用ISP（In System Program）方式进行下载。 18 3. EDA开发流程 （6）硬件测试 硬件测试是对载入了设计的FPGA或CPLD所构成的硬件系统进行测试，验证设计项目在目标系统上的实际工作情况。 19 4. EDA技术设计的优势 用软件的方式设计硬件（HDL语言） 由软件设计的系统到硬件的转换是由相关的开发软件自动完成的 设计过程中可以用软件进行仿真，验证设计结果 系统可现场编程（ISP），在线升级 整个系统集成在一片芯片内部，体积小、功耗低、可靠性高 从“组合设计”转向真正的“自由设计” 设计的移植性好，效率高 适合团体协作、分工设计完成系统开发。 20 谢谢 ! 21