1602lcd显示的秒表--实用.doc

目 录 1 概述 1 1.1 课题的研究意义和目的 1 2 方案论证 1 2.1 STC89C52 主要功能特性 1 2.2 系统分析 4 3 硬件系统的设计 4 3.1 硬件介绍 4 3.2 部分硬件原理图 5 3.3 最小单片机系统 6 4 系统的软件设计 7 5 软硬件联调 错误 ! 未定义书签。 5.1 正面图 错误 ! 未定义书签。 5.2 反面接线 错误 ! 未定义书签。 5.3 测试结果 错误 ! 未定义书签。 结束语 8 参考文献 错误 ! 未定义书签。 附录 错误 ! 未定义书签。 附录 1 protel 原理图 9 附录 2 PCB 图 10 附录 3 protues 仿真图 11 附录 4 程序清单 11 附录 5 元器件清单 20 盐城工学院课程设计说明书（ 2011） 概述 1.1 课题的研究意义和目的 1、通过本实验的设计初步了解单片机工作原理和各功能端口的相关设置； 2、掌握 PROTEUS 软件的安装和配置过程； 3、学会绘制电路原理图； 4、了解装载程序和调试； 5、PROTEUS VSM 与 uVision3 的联调； 6、用单片机仿真软件，并进行调试； 7、掌握单片机相应的编程步骤，了解秒表相关的工作流程； 8、熟悉 KEIL\PROTEUS 等相关软件的使用。 方案论证 2.1 STC89C52 主要功能特性 1、兼容 MCS51 指令系统 2、 8k 可反复擦写 ( 大于 1000 次） Flash ROM ； 3、 32 个双向 I/O 口； 4、 256x8bit 内部 RAM ； 5、 3 个 16 位可编程定时 / 计数器中断； 6、时钟频率 0-24MHz ； 7、 2 个串行中断，可编程 UART 串行通道； 8、 2 个外部中断源，共 8 个中断源； 1 盐城工学院课程设计说明书（ 2011） 9、 2 个读写中断口线， 3 级加密位； 10、低功耗空闲和掉电模式，软件设置睡眠和唤醒功能； 11、有 PDIP、PQFP、TQFP 及 PLCC 等几种封装形式，以适应不同产品的需求。 STC89C52 为 8 位通用微处理器，采用工业标 准的 C51 内核，在内部 功能及管脚排布上与通用的 8xc52 相同，其主要用于会聚调整时的功能控 制。功能包括对会聚主 IC 内部寄存器、数据 RAM 及外部接口等功能部件 的初始化，会聚调整控制，会聚测试图控制，红外遥控信号 IR 的接收解码 及与主板 CPU 通信等。主要管脚有： XTAL1 （ 19 脚）和 XTAL2 （ 18 脚） 为振荡器输入输出端口，外接 12MHz 晶振。 RST/Vpd （ 9 脚）为复位输入 端口，外接电阻电容组成的复位电路。 VCC （ 40 脚）和 VSS （ 20 脚）为 供电端口，分别接 +5V 电源的正负端。 P0~P3 为可编程通用 I/O 脚，其功 能用途由软件定义，在本设计中， P0 端口（ 32~39 脚）被定义为 N1 功能 控制端口，分别与 N1 的相应功能管脚相连接， 13 脚定义为 IR 输入端， 10 脚和 11 脚定义为 I2C 总线控制端口， 分别连接 N1 的 SDAS（ 18 脚）和 SCLS 19 脚）端口， 12 脚、 27 脚及 28 脚定义为握手信号功能端口，连接主板 CPU 的相应功能端， 用于当前制式的检测及会聚调整状态进入的控制功能。 P0 口： P0 口是一组 8 位漏极开路型双向 I/O 口， 也即地址 /数据总 线复用口。作为输出口用时，每位能吸收电流的方式驱动 8 个 TTL 逻辑门 电路，对端口 P0 写 “1时”，可作为高阻抗输入端用。在访问外部数据存储 器或程序存储器时，这组口线分时转换地址（低 8 位）和数据总线复用， 在访问期间激活内部上拉电阻。在 Flash 编程时， P0 口接收指令字节，而 在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P1 口： P1 是一个带内部上拉电阻的 8 位双向 I/O 口， P1 的输出缓 冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门电路。对端口写 “1”，通 过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时， 因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流 (IIL) 。 AT89C51 不同之处是， P1.0 和 P1.1 还可分别作为定时 /计数器 2 的外部计数输入（ P1.0/T2 ）和输入（ P1.1/T2EX ）， Flash 编程和程序校验期间， P1 接收低 8 位地址。表 .P1.0 和 P1.1 的第二功能 功 能 特 引脚号 性 2 盐城工学院课程设计说明书（ 2011） T2，时