DSP原理及应用课后答案电子工业出版社.pdf

第二章 3、 处理器工作方式状态寄存器 PMST 中的 MP/MC 、 OVLY 和 DROM 三个状态位对 C54x 的存储空间结构各有何影响？ 当 OVLY= 0 时， 程序存储空间不使用内 部 RAM。 当 OVLY= 1时， 程序存储空间使 用内 部 RAM。 内 部 RAM 同 时被映射到 程序存储空间 和 数据存储空间 。 当 MP/ MC=0 时， 4000H~EFFFH程序存储空间定义为外部存储器； F000H~FEFFH程序存 储空间定义为内 部 ROM； 当 MP/ MC=1 时， 4000H~FFFFH程序 存储空间 定 义为 外部存储。 DROM=0： 0000H~3FFFH—— 内 部 RAM ； 4000H~FFFFH—— 外 部 存 储 器 ； DROM=1 ： 0000H~3FFFH—— 内 部 RAM； 4000H~EFFFH—— 外 部存储器； F000H~FEFFH—— 片 内 ROM； FF00H~FFFFH—— 保留。 4 、 TMS320C54x 芯片的片内 外设主要包括哪些电路？ ① 通用 I/O 引 脚②定时器 ③时钟发生器④ 主机接口 HPI⑤ 串 行通信接口 ⑥ 软 件可编程等待状态发生器⑦可编程分区转换逻辑 5、 TMS320C54x 芯片的流水线操作共有多少个操作阶段？ 每个阶段执行什么任务？ 完成一条指令都需要哪些操作周期？ 六个操作阶段 :① 预取指 P;将 PC 中的内 容加载 PAB ② 取指 F; 将读取到的指令字 加载 PB③ 译码 D; 若需要， 数据 1 读地址加载 DAB； 若需要， 数据 2 读地址加 载 CAB；修正辅助寄存器和堆栈指针④ 寻址 A; 数据 1 加载 DB；数据 2 加载 CB； 若需要， 数据 3 写地址加载 EAB⑤ 读数 R; 数据 1 加载 DB； 数据 2 加载 CB； 若 需要， 数据 3 写地址加载 EAB； ⑥执行 X。 执行指令， 写数据加载 EB。 6、 TMS320C54x 芯片的流水线冲突是怎样产生的？ 有哪些方法可以避免流水线冲突？ 答： ’C54x的流水线结构， 允许多条指令同时利用 CPU 的内 部资源。 由于 CPU 的 资源有限，当多于一个流水线上的指令同时访问同一资源时， 可能产生时序冲突。解 决办法① 由 CPU 通过延时自 动解决； ② 通过程序解决， 如重新安排指令或插入空 操作指令。 为了避免流水冲突， 可以根据等待周期表来选择插入的 NOP 指令的数量。 7、 TMS320C54x 芯片的串 行口 有哪几种类型？ 四种串 行口 ：标准同步串 行口 SP， 缓冲同步串 行口 BSP， 时分多路串 行口 TDM ， 多路缓冲串 行口 McBSP。 8 、 TMS320VC5402 共有多少可屏蔽中断？ 它们分别是什么？ NMI 和 RS 属于哪一 类中断源？ 答： TMS320VC5402 有 13 个可屏蔽中断， RS 和 NMI 属于外部硬件中 断。 9、 试分析下列程序的流水线冲突， 画出流水线操作图。 如何解决流水冲突？ STLM A， AR0 STM #10， AR1 LD *AR1， B 解： 流水线图如下图： 解决流水线冲突： 最后一条指令 （ LD *AR1， B） 将会产生流水线冲突，