可编程序控制系统设计师培训包 电路与电子技术基础知识 C-07-O-O-时序逻辑电路.pptVIP

时序逻辑电路 安徽职业技术学院 触发器组成与逻辑功能 集成计数器 2.1.7 时序逻辑电路 2.1.7.1 触发器组成与逻辑功能 1.基本RS触发器 触发器是能够记忆一位二进制信息的基本逻辑单元电路。 它有两个稳定的状态：0状态和1状态； 在输入信号作用下，共输出可被置成0态或1态； 当输入信号消失后，所置成的状态能够保持不变； 输出状态不只与现时的输入有关，还与原来的输出状态有关。 定义 特点 Rd Sd Q Q ﹠ ﹠ 基本RS触发器的电路组成 RD— RESET 直接复位端 SD— SET 直接置位端 正反输出端 两个与非门构成 Q Q SD RD S R 逻辑符号 说明 0 0 0 × 禁用 0 0 1 × 0 1 0 1 置1 0 1 1 1 1 0 0 0 置0 1 0 1 0 1 1 0 0 保持 1 1 1 1 表1 基本RS触发器的功能表 化简次态Qn+1的卡诺图如下 基本RS触发器的特征方程 2.集成D触发器 D触发器也是一种应用广泛的触发器。国产D触发器几乎全是维持阻塞型（维持阻塞型是上升沿触发的边沿触发电路），如下图所示为维持阻塞D触发器74LS74的引脚图，该集成块是双D触发器组成的 1RD、2RD：复位端 1SD、2SD：置位端 1D、2D：输入端 1CP、2CP：输入端 74LS74的引脚图 CP D Q n+1 ↑ 0 0 ↑ 1 1 Qn+1=D（CP↑） D触发器的特征方程 2.集成D触发器 D触发器的功能测试电路 表2 D触发器的功能表 2.1.6.2 集成计数器 1.概述 具有计数功能的逻辑器件称为计数器。计数器是数字系统中应用场合最多的时序电路，它不仅能用于对时钟脉冲个数进行计数，还可以用于定时．分频及数字运算等。 计数器若按各个计数单元动作的次序划分，可分为同步计数器和异步计数器；若按进制方式不同划分，可分为二进制计数器．十进制计数器以及任意进制计数器；若按计数过程中数字的增减划分，可分为加法计数器、减法计数器和加减均可的可逆计数器。 2.同步计数器 同步计数器电路复杂，但计数速度快，多用在计算机电路中。集成十进制加法计数器74LS160具有计数、保持、预置、清零功能。下图所示是它的逻辑符号和引脚排列图。 输 入 输 出 说 明 EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 × × × × × × × × 0 0 0 0 异步置0 1 0 × × ↑ D C B A D C B A 并行置数 1 1 1 1 ↑ × × × × 计数 1 1 0 × × × × × × Q3 Q2 Q1 Q0 保持 1 1 × 0 × × × × × Q3 Q2 Q1 Q0 保持 2.同步计数器 表3 74LS160的功能表 2.同步计数器 74LS160计数电路 异步计数电路简单，但计数速度慢，多用于仪器、仪表中。下图是二-五-十进制集成计数器74LS290的逻辑符号和外引脚排列图。 3.异步计数器 3.异步计数器 输入 输出 R0（1） R0（2） S9（1） S9（2） QA QB QC QD 1 1 0 × 0 0 0 0 1 1 × 0 0 0 0 0 × × 1 1 1 0 0 1 × 0 × 0 计 数 0 × 0 × 0 × × 0 × 0 0 × 外部 接线 ①将QA接CP2，执行8421BCD码 ②将QD接CP1，执行5421BCD码 表4 74LS290功能表 3.异步计数器 74LS290的两种计数电路 清零法：有异步清零和同步清零两种，74LS160和74LS161都是异步清零的集成计数器。计数器从全“0”状态开始计数，计满N个状态后产生清零信号，使计数器回到初态。下图为74LS160用清零法构成的六进制计数器，由状态图看出，当第6个脉冲到来时，计数器输出状态QDQCQBQA输出为0110，与非门反馈输出为0，由于RD是异步清零端，即只要RD端为零，计数器不等下一个计数脉冲到来，输出QDQCQBQA立即为零，状态0110到状态0000的时间很短，所以该电路是六进制计数器。 4.任意进制计数器 置数法：通过预置数功能让计数器从某个预置状态开始计数，计满N个状态后产生置数信号，使计数器又进入预置数状态，然后重复上述过程。下图为由74LS160用置数法构成的六进制计数器，电路中QDQCQBQA的预置数为0，当第6个脉冲到来时，计数器输出为0110，此时与非门反馈环节输出为0，使预置数端LD有效，但此时计数器输出却并没有置为0，因为74LS160是同步预置功能，只有等第6个脉冲的上升沿到来时，计数器才同步预置为0，所以此电路为六进制计数器。 4.任意进制计数器