计算机逻辑结构与基础课件：2_5组合逻辑电路.pptVIP

2、逻辑函数与门网络 2.5 组合逻辑电路 2.5 组合逻辑电路 2.5.1 组合逻辑电路的定义与特点 组合逻辑电路(Combinational Logic Circuit) 又称门网络(Gate Network)， 由若干门电路级联而成，无反馈。 2.5.2 组合逻辑电路的分析 2.5.3 用混合逻辑电路图的方法描述组合逻辑 混合逻辑：正逻辑和负逻辑混合使用 正逻辑：正电平有效 负逻辑：负电平有效（用小圆圈表示） 门电路的内部功能仅仅由其限定符确定，采用正逻辑规定，高电平有效。 门电路的输入/输出端的小圆圈表示信号反相，从外部看是低电平有效。 匹配线：连线的两端都没有或都有小圆圈 失配线：连线的一端有另一端没有小圆圈 反变量信号与表示低电平有效的小圆圈相匹配 在混合逻辑描述的电路图中，所有门电路的逻辑功能由其限定符确定，只有在信号传递过程中遇到失配线时，才将其反相。 失配线表示非逻辑 （电平不变逻辑变） 正逻辑 电平 负逻辑 1 H 0 0 L 1 注意逻辑与电平的区别 匹配线与匹配线， 失配线与失配线 相互等效 连线两端可以同时加上或同时减去小圆圈 可以将小圆圈从连线的一端移到另一端 2.5.4 组合逻辑电路的语言描述方法 逻辑图、逻辑方程、真值表、卡洛图 电子设计自动化：EDA （ Electronic Design Automation） 硬件描述语言：HDL （Hardware Description Language） 超高速集成电路硬件描述语言：VHDL （Very High Speed Integrated Circuit HDL） VHDL语言（IEEE1076，IEEE1164） 软件包（Package）： 指明文件中所用的变量或格式取自的标准库或自定义库 实体（Entity）： 给电路或系统的端口加以定义 结构（Architecture）： 用来描述电路的功能，有多种描述方法 电路逻辑功能的描述方法 2.5.5 几种常用的组合逻辑模块 自顶相下设计方法： 从系统的总体行为出发，将整个系统逐步分解为若干基本模块，每个模块实现一种比较单一的功能，这些基本模块都有相应的典型电路，一般都制成了中小规模集成电路。 2.5.5.1 编码器(Encoder) 编码就是对某个输入信号指定一组代码 编码器通常是一个m输入n输出的网络(n=log2m) 输入信号通常只允许一个有效，而输出编码是共同有效的。 4线-2线编码器 8线-3线编码器74148 2.5.5.2 译码器(Decoder) 译码是编码的逆过程 将一组代码还原成原来的信息 译码网络有n个输入和 m个输出(m=2n) 3线-8线译码器(74138) 2.5.5.3 数据选择器(MUX) 从若干数据通道中选择一路送到总线 等效为用编码控制的单刀多掷开关 数据选择器又称多路器 8选1MUX(74151) 数据选择器的扩展方法 2.5.5.4 数据分配器(DMUX) 输入端正电平有效 输出端低电平有效 有三个控制输入端 * 门电路本身不存在非的功能 逻辑非体现在门电路间的连线上 输入端的空心箭头代表低电平有效。 输出端也是低电平有效，编码结果是输入序号的反码。 有一个控制输入端：只有当使能端有效时编码器才能工作。 有两个控制输出端：分别用正逻辑和负逻辑表示有有效信号输入。 *