中高职一体化资源 单片机技术与应用基础 09第九章 第二节 单元教学设计（ok）.docVIP

光机电应用技术资源库 单元教学设计 20 —20 学年 第 学期 课程名称： 单片机技术及应用基础 授课专业： 任课教师：  单元序号及单元标题：第9章单片机系统的并行扩展 9.2 外部数据存储器RAM的并行扩展 授课班级 上课 时间 周 月 日 第 节 上课 地点 周 月 日 第 节 教 学 目 的 通过学习，了解外部数据存储器RAM的并行扩展的相关知识，为后面学习打下基础。 教学 目标 能力（技能）目标 知识目标 了解外部数据存储器RAM的并行扩展的相关知识。 重点 难点 及 解决方法 教学重点：了解外部数据存储器RAM的并行扩展的相关知识 教学难点：了解外部数据存储器RAM的并行扩展的相关知识 解决方法： 参考资料 单元教学设计 第一部分：组织教学和复习上次课主要内容 （时间：5 分钟） 提问：什么是并行扩展？ 提问：并行扩展外部设备的地址分配方式有哪两种？ 提问：P0口如何分离地址线和数据线？ 【步骤一】 新知识的引入 （时间：35 分钟） AT89S51片内有128BRAM，如不能满足需要，须扩展外部数据存储器。在单片机系统中，外扩的数据存储器都采用静态数据存储器SRAM。 【步骤二】讲解新知识 9.2 外部数据存储器RAM的并行扩展 9.2.1 常用的静态RAM（SRAM）芯片 单片机系统中常用RAM典型芯片有6116（2KB）、6264（8KB）、62128（16KB）、62256（32KB）。它们都用单一+5V电源供电，双列直插，6116为24引脚，6264、62128、62256为28引脚。RAM芯片引脚见图9-10。 各引脚功能如下。 　● A0～A14—地址输入线。 　● D0～D7—双向三态数据线。 　● CE—片选信号输入线，低电平有效。对于6264芯片，当24脚（CS）为高电平且为低电平时才选中该片。 　● OE—读选通信号输入线，低电平有效。 　● WE—写允许信号输入线，低电平有效。 　● VCC—工作电源+5V。 　● GND—地 RAM存储器有读出、写入、维持3种工作方式，见表9-5。 9.2.2 读写片外RAM的操作时序 AT89S51单片机对片外RAM的读和写两种操作时序的基本过程是相同的。 1．读片外RAM的时序 AT89S51单片机若外扩一片RAM，应将其引脚与RAM芯片的引脚连接，引脚与芯片引脚连接。ALE信号的作用是锁存低8位地址。 AT89S51单片机读片外RAM的时序如图9-11所示。 图9-11 AT89S51单片机读片外RAM的操作时序图 在第一个机器周期的S1状态，ALE信号由低变高（见①处），读RAM周期开始。在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口。ALE的下降沿（见②处），把低8位地址信息锁存到外部锁存器74LS373内。而高8位地址信息一直锁存在P2口锁存器中（见③处）。 在S3状态，P0口总线变成高阻悬浮状态④。在S4状态，执行读指令后使信号变为有效（见⑤处），信号使被寻址的片外RAM过片刻后把数据送上P0口总线（见⑥处），当回到高电平后（见⑦处），P0总线变为悬浮状态（见⑧处）。至此，读片外RAM周期结束。 2．写片外RAM操作时序 当AT89S51单片机执行向片外RAM写指令后，单片机的信号为低电平有效，此信号使RAM的端被选通。 写片外RAM的操作时序如图9-12所示。 图9-12 AT89S51单片机写片外RAM的操作时序图 开始的过程与读过程类似，但写的过程是单片机主动把数据送上P0口总线，故在时序上，单片机先向P0口总线上送完8位地址后，在S3状态就将数据送到P0口总线（见③处）。此间，P0总线上不会出现高阻悬浮现象。 在S4状态，写控制信号有效（见⑤处），选通片外RAM，稍过片刻，P0口上的数据就写到RAM内了，然后写控制信号变为无效（见⑥处）。 9.2.3 并行扩展数据存储器的设计 访问外扩展的数据存储器，要由P2口提供高8位地址，P0口提供低8位地址和8位双向数据总线。AT89S51单片机对片外RAM的读和写由AT89S51的RD和WR信号控制，片选端CE由地址译码器译码输出控制。因此，进行接口设计时，主要解决地址分配、数据线和控制信号线的连接。如果读/写速度要求较高，还要考虑单片机与RAM的读/写速度匹配问题。 图9-13所示为用线选法扩展外部数据存储器的电路。数据存储器选用62