电气制图及CAD实验报告.pptxVIP

电气制图及 CAD 实验报告;1;二、实验器件介绍 主要芯片引脚图及功能表 CD4511 译码器 ;;保持 ;;送“1” ;图 2.2.8 74LS21 四入双与门引脚图 三、电路设计及结果 3.1 数字秒表原理图 ;; 3.4.1..2、计时电路 本文采用二—十进制加法计数器 CD4518 来实现来实现计时电 路。CD4518 时一种常用的 8421BCD 码加法计数器。每一片 CD4518 集 成电路中集成了两个相互独立的计数器，正好作为计时器的分位（00 —59）与秒位（00-59）的计数。当清零端输入 1，EN 端为 1 且 CP 端 输入时钟信号。其输出端 Q3 Q2 Q1 Q0 输出从 0000 到 1001（即十进制 中的 0 到 9）的循环。所以当使用其作为分和秒的个位进行计数时不 需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在 Q3 Q2 Q1 Q0 输出 0110 时（即十进制中的 6），对其进行清零（因为 CD4518 是异步清零）。 Multisim 仿真电路如图 2：（由于截图限制，只截下了部分电路， 下同） ; 3.4.1.3、译码显示电路 本文选用CD4511数码管驱动芯片，将计数电路产生的即使信号转 化为数码管的显示信号。此处数码管选用共阴双字显示器，来自计数 电路的信号通过译码器CD4511，为了避免电路中的电流过大而烧坏电 路，本实验中在数码管的每一个显示输入端加上了限流电阻（约330 欧姆）。 Multisim仿真电路如图3：（同上，只截下分位电路） ;3.4.1.4、报时电路 记蜂鸣器的符号为W，根据报时要求实现三低一高整点报时（59 分53秒、59分55秒、59分57秒低声报时，59分59秒高声报时）。得到 报时电路的表达式如下： W=59′53″*f3+59′55″*f3+59′57″*f3+59′59″*f4 =59′53″(2″*f3+4″*f3+6″*f3+8″*f4) 本模块中采用 74LS00、74LS20、74LS21、蜂鸣器的组合产生了 需要的电路。 Multisim 仿真电路如图 4： ;输入2Hz的脉冲实现快速的计数，调整分位的显示，而秒位则保持不 变。考虑到事件情况中容易出现抖动的现象，电路中引入了D触发器， 由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一 次的电平，很好的实现了防抖动的功能。相对应的在清零电路中也可 以采用同样的方式解决抖动的问题。 ;进行了等效替代，???是实现了相同的功能，因此验证了实验电路的正 确性。原理图见图 6： ;;3.4.2.3、电子计时器 PCB 板布线图;3.4.2.4、电子计时器 PCB 板 3D 图 ;18