《微电子工艺》第7章接触、隔离与互连.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
13.一介质置于两平行金属线间,其长度L=lcm,宽度W=0.28μm,厚度T=0.3μm,两金属间距s为0.36μm。(a)计算RC时间延迟。假设金属材料为铝,其电阻率为2.67μΩ·cm,介质为氧化膜,其介电常数为3.9。(b)计算RC时间延迟。假设金属材料为铜,其电阻率为1.7μΩ·cm,介质为有机聚合物,其介电常数为2.8。(c)比较(a)、(b)中结果,我们可以减少多少RC时间延迟? 14.假设电容的边缘因子(fringing factor)为3,边缘因子是由于电场线分布超出金属线的长度与宽度的区域,重复计算上题(a)及(b)。 15.为避免电迁移的问题,最大铝导线的电流密度不得超过5×105A/cm2.假设导线长为2mm,宽为1μm,最小厚度为1μm,此外有20%的线在台阶上,该处厚度为0.5μm。试计算此线的电阻值及铝线两端可承受的最大电压。假设电阻率为3×10-6Ω·cm。 16.在布局金属线时若要使用铜,必须克服以下几点困难:①铜通过二氧化硅层而扩散;②铜与二氧化硅层的附着性;③铜的腐蚀性。有一种解决的方法是使用具有包覆性、附着性的薄膜来保护铜导线。考虑一被包覆的铜导线,其横截面积为0.5μm×0.5μm,与相同尺寸大小的TiN/Al/TiN导线相比(其中上层TiN厚度为40 nm,下层为60 nm),其最大包覆层的厚度为多少?(假设被包覆的铜线与TiN/A1/TiN线的电阻相等) 本章习题 * * ①②③④⑤⑥⑦⑧⑧ * * * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ 因为所有的元素几乎同时蒸发,所以晶片上薄膜的成分和合金金属丝组成十分接近。 * ①②③④⑤⑥⑦⑧⑧ 真空泵在教材P280 * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ * ①②③④⑤⑥⑦⑧⑧ 硅烷易燃气体 器件隔离、接触和金属化放在具体工艺技术中介绍。 Campbell:P401~3。 场氧化层部分凹入:生长时要消耗44%的硅。 鸟嘴:P314。 窄沟效应:Campbell P407。 缺点:Campbell P414。 P302。 器件隔离的目的:高密度器件之间如果不在电学上一一隔离,各器件之间会通过衬底相互影响和干扰,甚至无法正常工作。因此,为了在同一基片上制备多个器件,必须引入隔离技术,在隔离的基础上根据电路要求将相关器件端口连接,以实现特定的功能。 7.4 器件隔离 两个NPN晶体管的集电区作为源、漏极,SiO2作为绝缘层,金属层作为栅电极,共同组成寄生MOSFET。 带有公共集电区的双极晶体管的简单 p-n 结结构。 衡量隔离工艺模块的指标:密度、工艺复杂性、成品率、平坦化程度和寄生效应。 发射区 基区 金属 SiO2 7.4 器件隔离 两个 NPN 晶体管之间加入 p+ 阻挡层,可以防止金属线下面的半导体层发生反型导通。 优点:工艺简单,成品率高。 缺点:a. 隔离区较宽,器件密度不高; b. 隔离扩散引入大的 集电区-衬底和集电区-基 区电容,不利于器件速度的 提高。 p-n 结隔离主要应用于 一些低成本、低密度场合。 p-n 结隔离 P-sub 金属 SiO2 阻挡环 用于隔离双极器件的阻挡环 7.4 器件隔离 局部氧化(LOCOS)隔离 MOS 器件之间是自隔离的(self-isolated),可大大提高集成度。但当绝缘层上的金属引线经过两个 MOSFET 之间的区域时,会形成寄生场效应晶体管。 因此,MOS IC 中的隔离主要是防止寄生的导电沟道,即防止场区寄生场效应晶体管开启。方法之一是提高寄生场效应晶体管的阈值电压,可以通过增加场氧化层厚度,或/和增大氧化层下沟道的掺杂浓度以形成沟道阻挡层实现。 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2 SiO2 MOSFET1 MOSFET2 寄生 MOSFET n+ n+ n+ n+ 7.4 器件隔离 标准局部氧化工艺步骤 硅的局部氧化( LOCOS:local oxidation of silicon) LOCOS 隔离技术从根本上说是p-n结隔离的副产物,同时解决了器件隔离和寄生器件形成两个问题。 光刻胶 注入 热氧化SiO2缓冲层&淀积Si3N4阻挡层 光刻和刻蚀Si3N4阻挡层 场区注入,提高

文档评论(0)

autohhh + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档