在系统可编程技术与应用(第四章_语言概述_基本结构_语言元素).ppt

第四章　VHDL语言 4.1 VHDL语言概述 4.2 VHDL基本结构 4.3 VHDL语言元素 4.4 VHDL的描述风格 4.5 VHDL的主要描述语句 4.6 设计举例 1980年：美国国防部制定VHSIC（Very High Speed Integrated Circuit）计划。 1983年：IBM、TI和Intermetrics联合开发语言和仿真工具（VHDL）主要考虑自顶向下的设计和工艺进步引起的系统升级。 1985年完成第一版。 1987年：美国国防部要求所有数字电路用VHDL描述，并决定F-22战斗机项目采用VHDL，发布IEEE标准IEEE1076-1987。 1993年增修为IEEE1164标准并使用至今。 1996年又加入电路合成标准程序和规格，成为IEEE1076.3标准。美国国防部规定其为官方ASIC设计语言。 1995年，中国国家技术监督局出版的《CAD通用技术规范》中，推荐VHDL为我国硬件描述语言的国家标准。 以C语言为基础，由GDA(Gateway Design Automation)公司的Phil Moorby创建于1983年。 1989年CADENCE公司收购了GDA公司，拥有了Verilog HDL的独家专利。 于1990年正式发表了Verilog HDL，并成立OVI(Open Verilog International)组织推进其发展。 1995年CADENCE公司放弃了Verilog HDL专利，使之成为IEEE标准(IEEE1364)。 不存在优劣之分。 相同电路用这两种硬件描述语言分别编码，长度也大体相同。 现在常用的各种仿真/综合工具均为二者通用。 在日本，VHDL用户略多于Verilog HDL，例如：NEC，日立，福田电子，丸文等公司通常习惯使用VHDL；而松下，CASIO等公司习惯使用Verilog HDL。 和习惯有关，一个公司通常习惯于使用其中一种。 VHDL—“告诉我你想要电路做什么，我给你提供能实现这个功能的硬件电路”。 Verilog HDL—和VHDL类似。 ABEL、AHDL—“告诉我你想要什么样的电路，我给你提供这样的电路”。 往往片面夸大某一种硬件描述语言的长处。 书中的例子尽管都声称通过了仿真合成验证，但仍常见一些语法错误，编译时会出现“错误”或“警告”。请大家不要过分相信教科书上的语法。 脱离实际应用，仅仅介绍最基本的概念和语法规定，虽有较复杂的例子但却少有解释，难于理解。对实际应用中至关重要的编码技巧和避免出错的注意事项，却往往只字不提。因此，新手入门往往要走很长的弯路。 目前及今后若干年内，VHDL和Verilog HDL仍将是硬件描述语言主角。因为它们已经经过无数应用实例的验证，能够满足各类复杂的逻辑功能要求，各种配套工具软件也非常成熟完善。 至于Spec C, System C等新型硬件描述语言，将来成为主流还是被淘汰出局，则与语言本身以及各种配套工具软件是否功能更加强大，使用更加简便，更易于学习掌握，以及与人们已经习惯的语言及工具是否有相似性和延续性等因素有关。 打破了IC设计者与使用者的界线，使原先的IC使用者在掌握了VHDL之后，都变成了IC设计者，都能够随心所欲地设计出具备多个CPU功能的复杂专用芯片。 VHDL及其配套工具软件简单易学，直观明了，便于迅速掌握，也便于修改。 极大地缩短了专用芯片的开发周期，降低开发成本，加快了产品更新换代的速度，提高产品的市场竞争力。 大大缩小电路板面积和整机体积，提高产品可靠性，增强产品功能，实现技术保密。 可实现电路设计的模块化和积木式多级组合。各模块均可在今后被重复再利用（调用）。 完全实现拥有整机的自主知识产权，不再在关键芯片（专用芯片）的进口及价格方面受制于人。这一点对目前我国尤为重要。 1. 默认配置 默认配置语句的基本格式为： CONFIGURATION 配置名 OF 实体名 IS FOR 选配结构体名 END FOR END 配置名； LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY example_v IS PORT (a : IN STD_LOGIC; b : IN STD_LOGIC; y : OUT STD_LOGIC); END example_v; ARCHITECTURE and2_arc OF example_v IS BEGIN y <= a AND b; END and2_arc; 例：与、或、与非、或非、异或，5个结构体共用