- 1、本文档共88页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
计算机组成原理 v1.0;鲲鹏处理器是华为面向ICT领域兼容ARM 64bit指令集的多核处理器芯片,基于华为自研的具有完全知识产权的ARM V8架构,采用业界领先的7nm制程,多Die合封的Chiplet封装工艺,在提供强大计算能力的同时还集成了丰富且强大的IO能力,为行业用户实现业务加速提供支撑。
本章主要介绍华为鲲鹏芯片的关键技术,以及基于鲲鹏系列芯片的TaiShan服务器产品知识和典型应用案例,包括鲲鹏920芯片硬件设计、芯片规格、架构、加速引擎、流水线技术等相关的内容。;学完本课程后,您将能够:
描述华为鲲鹏芯片的关键技术
描述鲲鹏920处理器的产品特点
了解鲲鹏920处理器的设计架构
了解鲲鹏920处理器的加速引擎功能;ARM处理器体系结构
鲲鹏系列处理器
鲲鹏计算典型应用场景
鲲鹏计算产业生态
鲲鹏软件开发工具链;ARM处理器体系结构
鲲鹏系列处理器
鲲鹏计算典型应用场景
鲲鹏计算产业生态
鲲鹏软件开发工具链;指令集:RISC vs CISC;ARM处理器体系结构;ARM处理器体系结构;ARM处理器体系结构;ARM处理器体系结构;ARM处理器体系结构;ARM处理器体系结构;ARM架构发展史;ARM架构发展史 (2);ARM 处理器系列命名规则;ARM架构发展史 (3);ARM架构发展史 (4);ARM服务器处理器的优势;ARM服务器处理器的兴起;ARM处理器体系结构
鲲鹏系列处理器
什么是鲲鹏
鲲鹏920系列芯片概览
鲲鹏920系列芯片规格
鲲鹏920系列芯片架构
鲲鹏920系列芯片加速器引擎功能
鲲鹏计算典型应用场景
鲲鹏计算产业生态
鲲鹏软件开发工具链;;性能
核数;;;鲲鹏主板开放
共享接口与设备规范;17年的工程工艺积累;ARM处理器体系结构
鲲鹏系列处理器
什么是鲲鹏
鲲鹏920系列芯片概览
鲲鹏920系列芯片规格
鲲鹏920系列芯片架构
鲲鹏920系列芯片加速器引擎功能
鲲鹏计算典型应用场景
鲲鹏计算产业生态
鲲鹏软件开发工具链;鲲鹏920系列芯片概览;;高集成:4in1;;Kunpeng920 支持PCIe 4.0
PCIe 4.0双口卡能带来两倍带宽和更低时延
华为与Mellanox公司联合对PCIe Gen4进行深度性能优化;更安全:鲲鹏加速引擎,数据安全加解密;ARM处理器体系结构
鲲鹏系列处理器
什么是鲲鹏
鲲鹏920系列芯片概览
鲲鹏920系列芯片规格
鲲鹏920系列芯片架构
鲲鹏920系列芯片加速器引擎功能
鲲鹏计算典型应用场景
鲲鹏计算产业生态
鲲鹏软件开发工具链;集成最多64×自研核
指令集兼容ARMv8.2, 最高主频达3.0GHz
每核集成64KB L1 I/D 缓存
每核独享 512KB L2 缓存,单芯片共享48-64MB L3缓存
8×DDR4控制器@2933MT/s
集成PCIe/SAS接口
支持PCIe 4.0,向下兼容PCIe 3.0/2.0/1.0
支持x16,x8,x4,x2,x1 PCIe 4.0, 集成20 PCIe控制器
支持16×SAS/SATA 3.0控制器
支持CCIX接口,支持加速器的缓存一致性
支持2×100G RoCE v2, 支持25GE/50GE/100GE标准NIC
支持2P/4P扩展
封装大小: 60mm×75mm;Hi1620/Hi1620S/Hi1601规格;ARM处理器体系结构
鲲鹏系列处理器
什么是鲲鹏
鲲鹏920系列芯片概览
鲲鹏920系列芯片规格
鲲鹏920系列芯片架构
鲲鹏920系列芯片加速器引擎功能
鲲鹏计算典型应用场景
鲲鹏计算产业生态
鲲鹏软件开发工具链;鲲鹏920系列芯片架构 – 乐高架构;ARM
Core;芯片架构-乐高架构(3) - 可支持多种封装形态;鲲鹏920系列芯片架构(2);鲲鹏920系列芯片架构(3);鲲鹏920系列芯片架构(4);Share Cache:对所有的L2来说L3 cache是共享的,一个进程可以使用整个L3的容量;芯片架构– Cache 时延;鲲鹏920系列芯片架构——内存子系统;一个CPU Die包含4个 DDR Channel
一个Socket包含2个CPU Die,8个DDR Channel
每个控制器支持2DPC 2933
本地内存访问均在本地进行,不走片间互联总线,因此访存时延最小,总体性能最好。;鲲鹏920系列芯片架构——内存子系统(2);芯片架构– IO子系统;鲲鹏920系列芯片架构(6)—网络子系统;鲲鹏920系列芯片架构(6)—网络子系统;Ethernet Physical Port Configuration
2x100GE/50GE/40GE/25GE/10GE/GE + 2*GE
4x50GE/25GE/10GE/GE +2*GE
8x25GE/10GE/GE
文档评论(0)