《数电06时序逻辑电路》.ppt

二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器F0每来一个脉冲就翻转一次； F1：当Q0=1时，再来一个脉冲则翻转一次； F2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 1、工作原理 用T触发器来实现： 4位同步二进制计数器逻辑图 4位同步二进制计数器时序图 2、典型集成计数器74LVC161 2选1数据选择器 CR 74LVC161功能表 74LVC161时序图 例6.5.1 试用74LVC161构成模216的同步二进制计数器。 （2）非二进制计数器 1. 十进制计数器 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。 双4位异步十进制计数器74HC/HCT390逻辑图（1/2） 例6.5.2 将图中电路按以下两种方式连接。 （1）CP0接计数脉冲信号，将Q0与CP1相连； （2）CP1接计数脉冲信号，将Q3与CP0相连。 两种连接方式的状态表 2. 用集成计数器构成任意进制计数器 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。 例6.5.3 用74LVC161构成九进制加计数器。 (1) 反馈清零法 (2) 反馈置数法 例6.5.4 用74HCT390构成二十四进制加计数器。 反馈清零法 3. 环形计数器 1、工作原理 ① 基本环形计数器 置初态Q3Q2Q1Q0=0001， 第一个CP:Q3Q2Q1Q0=0010， 第二个CP:Q3Q2Q1Q0=0100， 第三个CP:Q3Q2Q1Q0=1000， 第四个CP:Q3Q2Q1Q0=0001， 第五个CP:Q3Q2Q1Q0=0010。 状态图 电路 ② 扭环形计数器 状态图 状态表 电路 2、典型集成电路74HC/HCT4017 十状态扭环形计数器74HC/HCT4017状态表 译码电路简单,且不会出现竞争冒险 十状态扭环形计数器74HC/HCT4017逻辑图 化简后的状态图 （3）状态分配 （4）确定激励方程组和输出方程组 （5）画出逻辑图，检查自启动能力 例：设计一个模可变带进位输出端的同步加法计数器。当控制信号X＝0时为三进制加法计数器；X＝1时为四进制加法计数器。 解： 1.求原始状态图 输入控制端：X 输出端：Z1（三进制计数器的进位输出端） Z2（四进制计数器的进位输出端） X/Z1Z2 ?/00 ?/00 0/10 1/00 1/01 2.选择触发器类型，求驱动方程和输出方程。 触发器类型：D 个数：2 根据D触发器的激励表与原始状态图，作状态表。 设计举例 00 01 10 11 X Q1 Q0 00 01 11 10 0 1 1 × 1 0 0 1 0 0 D1 0 输 入 X 现 态 Q1n Q0n 驱动信号 D1 D0 次 态 Q1n+1Q0n+1 0 0 0 1 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 输出 Z1 Z2 0 0 0 0 0 1 从卡诺图看出，约束项均未使用，按“0”处理填入表中，得到全状态表。 0 1 1 0 0 0 0 0 0 输出方程： 状态转换表 全 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 设计举例 X Q1 Q0 00 01 11 10 0 1 0 × 0 0 0 1 1 1 D0 3. 画逻辑图 设计举例 4. 画全状态图 电路是一个能自启动且满足带进位输出端、模可变的计数器。 设计举例 X/Z1Z2 0 输 入 X 现 态 Q1n Q0n 驱动信号 D1 D0 次 态 Q1n+1Q0n+1 0 0 0 1 1 1 1 0 1 0 1