基于Multisim的数字时钟设计(定稿)(2020年10月整理).pdfVIP

基于Multisim的数字时钟设计(定稿)(2020年10月整理).pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学 海 无 涯 基于Multisim 的数字时钟设计 赵娟 (安庆师范学院物理与电气工程学院 安徽 安庆 246011) 指导老师:朱德权 摘要:本文首先使用Multisim10.0创建了数字时钟的总电路图,然后用该软件中的仿真功能进行仿 真。数字时钟是一种用数字电路技术实现时、分、秒计时的一种装置。设计中考虑到一个数字时钟需要 振荡器,计数器,译码器和显示器,精确时间到“时”“分”“秒”,并具有通过数字显示的功能。数字 时钟应用广泛,具有走时精确,方便简单等优点。在实际生活着有着非常现实且重要的意义。在本文中, Multisim10.0的基础上设计的数字钟,由数字集成电路,数码显示管组成。 关键词:数字钟,振荡器,计数器译码,显示,仿真 1 引言 时间对于人们来说总是那么的宝贵,工作的忙碌性和繁杂性容易使人们忘记当前的时间。于是, 20世纪末,,电子技术有了飞快地发展,不仅在通信技术上用数字信号替代模拟信号,数字时钟相比模 拟钟能给人一种一目了然的感觉,它不仅可以同时显示时、分和秒。数字时钟具有走时精确,方便简单 等优点。对于Multisim 软件进行数字时钟的设计和仿真。数字钟是一种用数字电路技术实现时、分、 秒计时的装置,钟表的数字化给人们生产生活带来了极大的方便,而且与传统的机械钟相比,它具有走 时准确、显示直观、无机械传动、无需人的经常调整等优点。数字钟的设计涉及到模拟电子与数字电子 技术,其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编 码器、译码器显示等基本原理。现在主要用各种芯片实现其功能,更加方便和准确。Multisim10.0作为 一种高效的设计与仿真平台。其强大的虚拟仪器库和软件仿真功能,为电路设计提供了先进的设计理念 和方法。 2 设计思路 1).由秒时钟信号发生器、计时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时;24进制计数器完成时计时;采用 译码器将计数器的输出译码后送七段数码管显示。 3 主要内容 熟悉 Multisim10.0 仿真软件的应用;设计一个数字时钟,能独立完成整个系统的设计;用 Multisim10.0仿真实现数字时钟的功能。 4 数字时钟模块设计 数字时钟电路主要由时、分、秒三部分组成,秒时钟电路主要由秒脉冲信号发生器、计数器、译码 器、数码管组成,秒计数周期60s。同样分时钟电路由计数器、译码器、数码管组成,计数周期为60min, 与秒时钟电路不同的是脉冲信号由秒时钟电路提供。时时钟电路采用同样的设计,计数周期为24h。 4.1 数字时钟秒脉冲信号的设计 振荡器可由晶振组成,也可以由555与RC 组成的多谐振荡器组合而成。由555定时器得到1Hz 的脉 冲,功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。 1 学 海 无 涯 由555定时器构成的1Hz 秒时钟信号发生器,下面的电路图产生1Hz 的脉冲信号作为总电路的初输 入时钟脉冲。由555定时器得到1Hz 的脉冲,功能主要是产生标准秒脉冲信号和提供功能扩展电路所需 要的信号。 图1 秒时钟信号发生器 利用555多谐振荡器,优点:555 内部的比较器灵敏度较高,而且采用差分电路形式,它的振荡频率 受电源电压和温度变化的影响很小。缺点:要精确输出1Hz 脉冲,对电容和电阻的数值精度要求很高, 所以输出脉冲既不够准确也不够稳定. 4.2 器件74LS160分析 在数字钟的控制电路中,分和秒的控制都是一样的,都是由一个十进制计数器和一个六进制计数器 串联而成的,在电路的设计中采用的是统一的器件74LS160D 的反馈置数法来实现十进制功能和六进制 功能,根据74LS160D 的结构把输出端的0110 (十进制为6 )用一个与非门74LS00引到CLR 端便可置0 , 这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生,采用的是异步清零法。

文档评论(0)

number01 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档