CadenceFSP-FPGA-PCB系统化协同设计工具介绍.pdf

Cadence FSP:FPGA-PCB 系统化协同设计工具介绍 核心提示：Cadence FPGA System Planner（FSP）是一款完整性高的 FPGA-PCB 系统化协同设计工具。此次主要为大家介绍 FPGA System Planner的基本情况，详见原文。 在较新的 FPGA 设计中几乎有超过千个可编程的 I/O 引脚，若再包含多个 FPGA 时，工程 师就会遇到初期规划 I/O 引脚，并配合后期 layout placement 时该如何最佳化的瓶颈及困难。 Cadence OrCAD and Allegro FPGA System Planner 便可满足较复杂的设计及在设计初级产 生最佳的 I/O 引脚规划， 并可透过 FSP做系统化的设计规划， 同时整合 logic 、schemaTIc、 PCB 同步规划单个或多个 FPGA pin 的最佳化及 layout placement，借由整合式的界面以减 少重复在 design 及 PCB Layout 的测试及修正的过程及沟通时间，甚至透过最佳化的 pin mapping、placement后可节省更多的走线空间或叠构， FSP不仅能加快产品上市时间，还 能够节省设计成本。 图 1 完整性高的 FPGA-PCB 系统化协同设计工具 Specifying Design Intent 在 FSP 整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用 PCB 内的 包装，预先让我们同步规划 FPGA 设计及在 PCB 的 placement。 在设计方面， 客户可直接定义 FPGA 及其他零件的连线关系， 节省在其他工具设计再转入 SchemaTIc、PCB 的时间，以目前常应用的 DDR2 、DDR3 、PCI Express 设计，皆可透过 FSP产生 FPGA 和 memory DIMM 或多个 FPGA 间的连线关系。 FPGA Device Rules FSP 的 library 内包含 FPGA models，明定了 FPGA vendor 提供的 pin 脚位的位置及电气特 性。