完整word版数字钟设计.doc

数字钟系统构成 1、数字钟的构成：振荡器、分频器、计数器、译码器、显示器以及校时电路等几部分 2、数字钟的时、分、秒实际上就是由一个24进制（或十二进制）计数器，两个60进制计数器（00-59）级联构成。设计数字钟实际上就是计数器的级联。 3、60进制计数器的设计 4、24进制计数器的设计 5、计数器的级联设计 数字钟的设计与仿真 摘要 (数字钟)实际上是一个对标准频率（1HZ）进行计数的计数电路。我们使用石英晶体振荡器电路构成数字钟。以10进制计数器74HC390来实现时间计数单元的计数功能。采用CD4511作为显示译码电路。选择ＬＥＤ数码管作为显示单元电路。(数字钟论文)由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。用COMS与或非门实现的时或分校时电路。该电路还有在整点前10秒钟内开始整点报时的功能。报时电路可选74HC30来构成。时间以12小时为一个周期。 关键词 数字钟；石英晶体振荡器；计数；校时电路 摘要 ……………………………………………………………………2 关键字 …………………………………………………………………2 一、设计目的……………………………………………………………3 二、设计要求……………………………………………………………3 三、原理框图……………………………………………………………3 四、元器件………………………………………………………………7 五、各功能块电路图…………………………………………………10 六、总接线元件布局简图……………………………………………14 七、设计体会…………………………………………………………15 八、参考文献…………………………………………………………15 数字钟 一、设计目的 与机械式时钟相比具有更高的准确性秒计时的装置，分、数字钟是一种用数字电路技术实现时、． 和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。通过设计加深对刚刚学习了的数字电子技术的认识。 我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。 二、设计要求 （1）设计指标 ① 时间以12小时为一个周期。 ② 显示时、分、秒。 ③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。 ④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。 ⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 （2）设计要求 ① 画出电路原理图。 ② 元器件及参数选择。 ③ 电路仿真与调试。 （3）编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图 1．数字钟的构成 数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来构成数字钟的标准时间基准 信号。数字钟的组成框图如下图所示。． ．晶体振荡器电路2晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，它可以保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。(数字钟论 晶体振荡器的图形如下)CMOS 文． ．时间计数电路3一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中我们选择的是74HC390。其内