上海交大ARM培训教材带Cache内核简要介绍分析.pptVIP

ARM 带 Cache的内核简要介绍 THE A R C REF O R TH E W。RLD  ARM 带 Cache的ARM宏单元举例 JTAG及非AMBA信号 ARM CP15 控制逻辑 内核 MMU AMBA 数据 AMBA 总线 MPU 写缓冲 接口 接口 数据读 Cach 带 Cache处理器初步(91vo7)  ARM 议程 ■ Cache、同步和写缓冲介绍 存储器保护单元 内存管理单元 紧耦合存储器 ■带 Cache的ARM处理器 带 Cache处理器初步(91vo7)  ARM 什么是 cache? ■位于处理器中的少量高速缓冲存储器, 保存最近被访问的存储空间内容的备份 哪些存储空间需要读入到 cache中,要通过MMU或MPU来控制 依赖于内存的重使用 ■仅用来改善速度较慢的存储器或总线宽度较窄的存储器的性能 降低对总线宽度的要求 减少功耗 Cache 地址 CPU 总线 外部 接口 存储器 带 Cache处理器初步(91vo7)  ARM 结合性 ■简单 cache,采用直接映射策略 特殊的存储器数据项被存放在 cache的某个特定位置。 相同 cache地址域的数据项将竞争这一位置。 ■实施简单,执行快捷 ■块结合 cache,减少位置竞争 个特殊的存储器数据项被存放在 cache的许多位置 ■如果一个特殊的存储器数据项被存放在 cache中的‘n个位置,那么可以说 cache是n维的 实施较复杂,需要更多的比较硬件 带 Cache处理器初步(91vo7)  ARM 直接映射 Cache 主存储器 Cache 0x0000 0x0010 0x0020 0×030 0×0040[ 0x0060 0x0070 tag index word 90 0x009 …011001 数据 带 Cache处理器初步(91vo7)  ARM 2-维块结合 Cache 主存储器 Way o 替换策略 Set o 0x0010 随机 0x0020 循环 000 Way 1 最近最少使用LRU)t 0x0070 0x0080 计数器 2-Way. 4 Sets Way 0 Way 1 index index 十:当前ARM处理器未用 数据 带 Cache处理器初步(91vo7)  ARM 若干定义 ■Line:行, cache的最小可装载单元-任何情况下都是存储器中一个连续的字 块 ■Tag:标签,存放在 cache中的存储器地址的一部分,用来识别定位在那里的 特定的物理地址 ■set:块,一组行,用来保持来自特定存储器空间的数据 Way:维,一个块所含行的数量,就是 cache的维数。 ■ Index:索引,存储器地址的一部分,它决定可以存储 cache行的块。 带 Cache处理器初步(91vo7)  ARM 4-维块结合 Cache 存于TAG中的地址(22位) Inde Word Unuse 109 Cache行 如0d Line 0 注 每一个地址索引映射到一个 cache行,该 行可存于4维的任意一维中(4维结合) Line 31 这里是一个4 k cache的例子 v有效位d0,d1-脏位 4kb cache 带 Cache处理器初步(91vo7)