全定制IC设计Calibre版图验证和XP下的HSPICE后仿.docVIP

第五章 全定制IC设计（Calibre版图验证） 在第三、四章已经介绍了电路图和版图绘制（使用Cadence企业IC5141Virtuoso Layout Editor），版图验证（使用Diva）和HSPICE后仿真（经过IC5141ADE界面）。现在，Calibre工具已经被众多设计企业、单元库、IP开发商和晶圆代工厂采取，作为深亚微米集成电路物理验证工具，Calibre工具已经被集成到Cadence企业Virtuoso Layout Editor设计环境中。本章将以十进制计数器为例（使用CSM 0.35um CMOS工艺），介绍Calibre验证工具使用方法，并介绍XP平台下HSPICE版图后仿真方法。 5.1 十进制计数器DRC（CSM 0.35um CMOS工艺） 计数器是数字系统中应用最广泛基础时序逻辑构件，本章以十进制计数为例，介绍Calibre验证工具使用方法。依据十进制计数器组成原理，十进制计数器可由和非门，异或门和D触发器来表示一位十进制数四位二进制编码。分析步骤通常是： 依据十进制加法计数器状态表画出卡诺图。 （1）由卡诺图得到表示该计数器工作状态状态方程。 （2）由状态方程得到计数器状态转换表 （3）判定计数器功效。 在前面章节中已经学习了电路图和版图绘制，在进行十进制计数器电路图绘制时，首先绘制底层电路包含反相器，和非门，异或门及传输门等Schem