数字电路与逻辑设计习题时序逻辑电路.docVIP

第六章时序逻辑电路 选择题 1．同时计数器和异步计数器比较，同时计数器显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2．把一个五进制计数器和一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N个触发器能够组成最大计数长度（进制数）为 计数器。 A.N B.2N C.N2 D.2N 5. N个触发器能够组成能寄存 位二进制数码寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个D触发器组成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32 7．同时时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一时钟脉冲控制 C.没有稳定状态 D.输出只和内部状态相关 8．一位8421BCD码计数器最少需要 个触发器。 A.3 B.4 C.