基于VHDL的串口程序.docxVIP

. 基于 VHDL 的串口收发设计 在 quartus 里面没找到 SCI 的 LPM 部件，又不想自己从头编写，在网上找到了一个 verilog 的程序， 也找到了和这个实现方法相同的 VHDL 程序。都是接收到按键按下时候， 启动串口 发送，发送 welcom 但是都是发现一个 ,并延时重新读取按键， 然后再重新启动发送。 数据格 式是 9600 boud rate 、 8 数据位、 1 启动位、 1 停止位，每 16 个 bit 周期发送一个 byte, 接收程序， 没有中间多位判断部分， 考虑接收的有效性和可靠性， 对程序进行了修改， 改为 每 11 个 bit 周期发送一个 byte ，这样也可以兼容接收 2 个停止位的接收程序，在接收程序 中进行了多相判断。程序和截图如下： -- 本模块的功能是验证实现和 PC 机进行基本的串口通信的功能。需要在 PC 机上安装一个 串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧 10 个 bit（即无奇偶校验位）的串口控制器， 10 个 bit 是 1 位起 始位， 8 个数据位， 1 个结束位。 串口的波特律由程序中定义的 div_par 参数决定，更改该参数可以实现相应的波特率。程序当前设定的 div_par 的值 -- 是 0x145 ，对应的波特率是 9600 。用一个