时序逻辑实例.pdfVIP

时序逻辑电路设计  时钟信号时钟信号、复位信号复位信号  D触发器  移位寄存器移位寄存器  计数器计数器  分频器 2010/5/25 yangsher@cuc.edu.cn 1 设计的基本方法设计的基本方法  分析逻辑功能，写真值表  确定设计的输入输出端确定设计的输入输出端口  建模建模，，确定模块确定模块 （（processprocess））  每个process完成一个固定的相对 独立的逻辑功能独立的逻辑功能 2010/5/25 yangsher@cuc.edu.cn 2 时钟信号  时序电路都以时钟信号为驱动信号，时序电路只 是在时钟的边沿到来时，其状态发生变化,因此时 钟信号通常是描述时序电路程序的钟信号通常是描述时序电路程序的执行条件执行条件。。  时序电路总是以时钟进程形式来进行描述，作为 PROCOCESSSS的敏感量的敏感量 PROCOCESSSS （（cclk ）） 2010/5/25 yangsher@cuc.edu.cn 3 时钟信号  时钟边沿的描述（属性描述）  上升沿 clk’event and clk=‘1’  下降沿下降沿 clkclk’eventevent andand clk=clk=‘00’ PROCESS (CLKIN ) BEGIN IFIF CLKINCLKINEVENTEVENT ANDAND CLKINCLKIN=‘1’‘1’ THEN A=B; 2010/5/25 yangsher@cuc.edu.cn 4 触发器的同步复位和非同步复位触发器的同步复位和非同步复位  复位的作用复位的作用：是电路在是电路在外部复位外部复位信号的作用下信号的作用下，从从一 个正确 （期望）的状态开始执行。  全局复位信号：是设计中每一个模块都在同一个复位 信号信号的控制下的控制下，从正确状态开始执行从正确状态开始执行。  通过复位信号的相位不同，控制各个模块的上电顺序  触发器的初始状态应该由复位信号来设置  复位信号复位信号：同步复位同步复位，异步复位异步复位 2010/5/25 yangsher@cuc.edu.cn 5 复位信号  同步、异步复位信号，是相对于时钟而言的  同步复位：一定在以时钟为敏感信号的进程 中定义的中定义的 Process( clk ) Begin IfIf clkclk’eventevent andand clk=clk=‘11’ thenthen …… if reset=‘0’ then else ……. 2010/5/25 yangsher@cuc.edu.cn 6 复位信号  异步复位 Process( clk，reset ) BeginBegin If reset = ‘0’ then …… elsif clk’event and clk=‘1’ then…… elseelse ……. 2010/5/25 yangsher@cuc.edu.cn 7 对时钟信号的对时钟信号的错误描述错误描述 Process( clk ) Begin If reset = ‘1’ then …… if clk’event and clk=‘1’ then…… IF END