数字系统的设计.pptVIP

verilog数字系统设计  Verilog HDl数字系纷 预备知识 数字电路 C语言  Verilog HDl数字系统设计 主要参考书 名称: Verilog hdl硬件描述语言 ■作者:] Bhasker 出版日期:2000年7月 ■出版社:机械工业出版社  Verilog HDl数字系统设计 构成数字逻辑系统的基本单元是与门、或门和 非门,它们都是由三极管 极管和电阻等器 件构成,并能执行相应的开关逻辑操作 、或门和非门又可以构成各种触发器,实 现状态记忆。 ·用布尔代数和卡诺图简化方法来设计一些简单 的组合逻辑电路和时序电路 这些基础知识从理论上了解一个复杂的数字系 统,例如CPU等都可以由这些基本单元组成。 但真正如何来设计一个极其复杂的数字系统 如何验证设计的逻辑系统功能是否正确,过去 直缺少更好的手段和方法。  Verilog HDl数字系统设计 为何要设计专用的复杂数字系统 现代计算机与通信系统的电子设备中广泛使用了数字信号处理专用集成电路 全可设角计算机或薇处迎器来凳成 在数字信号处理的领域内有相当大的一部分工作是可以事后处理的,即利用通 曾聾型給絰驾理翩行犬雰這行約跺彙蔬满論簍通用 还有一类数字信号处理必须在规定的时间内完成,例如在军用无线通信系统和 在接收端必须及时地解压缩 和异最建活智驾很