轻松学会dsp——第10章-多通道缓冲串口培训资料.ppt

轻松学会DSP——第10章-多通道缓冲串口;一、McBSP概述;直接多种工业格式接口 多通道收发，通道数达128 字宽可选： 8, 12, 16, 20, 24, and 32 bits U-Law and A-Law 压缩与扩展 8位传输时可选先传： LSB or MSB 帧信号与时钟信号极性可编程;2、 McBSP的结构;表 McBSP引脚说明;表 McBSP内部信号说明;3、 McBSP的工作流程;数据写入(DXR[1,2])后通过传输移位寄存器(XSR[1,2]) 移位输出到DX上，同样，从DR上接收的数据移位存储到接收移位寄存器(RSR[1,2]) 并拷贝到接收缓存寄存器(RBR[1,2]) ，然后，再由(RBR[1,2])拷贝到DRR[1,2]，DRR[1,2]就可以由CPU或DMA来读出。多级寄存器允许在通信时内部和外部数据同时传输。 C54XX对McBSP的控制由16位的控制寄存器实现。;二、 McBSP的配置;寄存器类型 通用控制寄存器：SPCR[1,2],PCR 接收和发送通道寄存器：RCR1X,RCR2X,XCR1X,XCR2X 时钟控制寄存器：SRGR1X,SRGR2X 多通道控制寄存器：MCR1X,MCR2X;2、串口控制寄存器1（SPCR1）; SPCR1设置McBSP串口的数字环回模式、 接收符号扩展和校验模式、Clock Stop模式、DX是否允许、A-bis 模式、接收中断模式等，并给出接收同步错误、接收移位寄存器(RSR[1,2])空、接收准备好等状态。此外可以进行接收复位。;3、串口控制寄存器2（SPCR2）; SPCR2设置McBSP自由运行模式、SOFT 模式、发送中断模式，并给出发送同步错误、发送移位寄存器(XSR[1,2])空、发送准备好等状态。此外可以进行发送复位、采样率发生器复位、帧同步发生电路复位。;4、引脚控制寄存器（PCR）;; PCR设置McBSP传输帧同步模式、接收帧同步模式、发送时钟模式、接收时钟模式、发送帧同步信号的极性、接收帧同步信号的极性、发送时钟极性、接收时钟极性，并给出CLKS、DX、DR脚的状态。此外PCR还定义发送和接收部分在复位时相应引脚是否配置为通用 I/O。;5、接收控制寄存器1（RCR1）;6、接收控制寄存器2（RCR2）;7、发送控制寄存器1（XCR1）;8、发送控制寄存器2（XCR2）;三、时钟和帧同步;串口工作需要帧同步和比特时钟信号，这两个信号的来源可以是外部管脚输入，也可以是内部采样率生成器产生，对于后者，此时管脚可能是一个时钟输出管脚。;2、工作帧同步和工作比特时钟;;3、工作帧同步和比特时钟来源;4、采样率生成器;采样率发生器的三级分频分别是： 数据位时钟分频(CLKGDV) 帧周期分频(FPER) 帧脉冲宽度分频(FWID） 采样率发生器的工作模式由采样率发生器控制寄存器SRGR1和SRGR2控制。;采样率发生器控制寄存器（SRGR1）;采样率发生器控制寄存器（SRGR2）;采样率发生器复位;采样率生成器复位过程;5、帧和时钟极性操作;用于控制接收和发送的帧同步和时钟有内部的概念，就是真实的工作帧同步和时钟。 数据在工作时钟的上升沿产生，下降延采样。 工作帧同步是高电平有效，其上升沿同工作比特时钟上升沿对齐。 工作帧同步和时钟来源可以是外部管脚FSR/X和CLKX/R得到，也可以是采样率生成器得到。;外部引脚产生工作帧同步和时钟可能会有极性问题。这时，通过CLK(R/X)P，PFS(R/X)P来调整，使之满足工作帧同步和时钟的极性要求。 采样率生成器产生的工作帧同步和时钟肯定是满足极性要求的，即：数据在工作时钟的上升沿产生，下降沿采样，工作帧同步是高电平有效。;使用管脚CLKS作为采样率生成器的时钟输入而不是CPU时钟时，存在极性和同步问题，通过CLKSP选择是在CLKS上升沿还是下降沿产生CLKG和FSG。 当GSYNC=1，FSG由外部管脚FSR触发，FPER没有作用，而且CLKG要重新与FSG同步，即FSG上升沿时保持高电平;6、数据时钟生成;CLK(R/X)M=0，外部管脚CLK(R/X)作为工作数据时钟，通过CLK(R/X)P控制极性； CLK(R/X)M=1，内部采样率生成器产生工作数据时钟。采样率生成器的输入时钟可以是CPU时钟，也可以是CLKS管脚，由CLKSM控制。当是后者，CLKSP控制器极性； 内部采样率生成器产生工作数据时钟，通过CLKGDV分频采样率生成器输入时钟得到。 ;7、帧同步信号生成;如果是由采样率生成器产生发送和接收帧同步，首先考虑采样率生成器的输入时钟是CPU还是CLKS管脚。这个同数据时钟是一致的，由FS(R/X)M=