数字Costas环在FPGA中的实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字Costas环在FPGA中的实现 数字Costas环在FPGA中的实现 摘要:Costas环是一种闭环自动调整系统,常用于抑制载波的相位调制系统中提取参考载波信号。文中介绍了Costas环的基本原理, 提出了一种用CIC滤波器代替环路滤波器的方法,并根据该原理用matlab的simulink工具箱对costas环进行了建模和仿真,最后在Quartus Ⅱ+ ModelSim环境中用Verilog语言实现了该算法,并下载到软件无线电硬件电路中验证了该算法的正确性.仿真和实验结果表明,该Costas环路具有十分优良的性能。 关键词: Costas环;VCO压控振荡器;CIC滤波器 中图分类号: 文献标识码: 文章编号: Implementation of Digital Costas Loop on FPGA Platform FENG Xiao-yu,YAN Wen-fei,LIU Bi-gang Abstract: Costas loop is a closed self-adjusting system, usually used to extract reference carrier in suppressed carrier phasemodulated systems.In this paper, The basic principle is introduced,Presents a CIC filter to replace the loop filter ,and base on this principle,the Costas loop is modeled and simulated by the simulink toolbox of matlab,Finally, in Quartus Ⅱ + ModelSim environment, using Verilog language to implement the algorithm, and downloaded to the software radio hardware circuits to validate the correctness of the algorithm.Simulation and experimental results show that high performance can be achieved using this kind of all-digita Costas loop. Key words:Costas loop;VCO;CIC filter 引言 在利用相干解调的数字通信系统中,载波同步是正确解调的前提,也是实际通信中的一项关键技术,没有载波同步就不可能正确的恢复出数字信号。常用的载波同步方法有平方环和Costas环等,由于Costas环有跟踪低信噪比的抑制载波信号的特性而在实际系统中得到广泛的应用,目前国内外对costas环尤其是改进后的costas环进行了一系列的研究,尚耀波等建立了costas环的Z域模型,通过软件编程实现,称之为 (1-1) 21v4?m(t)cos?ctsin(?ct??)?m(t) 复的本地载波进行相乘,VCO输出信号90度移相是通过希尔伯特变换来完成的。 图2 Costas环载波恢复和解调模型 调制后的信号与VCO恢复的相互正交的两路本地载波进行相乘后,分为IQ两路,经过低通滤波器成为基带信号的解调输出,考虑到采样频率过高会造成FPGA芯片资源消耗严重,所以此处低通滤波器用CIC滤波器加低通滤波器的结构代替。Costas环设计的重点是环路滤波和VCO参数的调整。 (1)环路滤波 本设计环路滤波部分用CIC滤波取代。CIC滤波器可以对数据流进行降速处理,本设计IQ两路采用抽取后滤波,降低4倍的采样速率(见图3中的Downsample模块)。 图2中的CIC内部结构图如图3所示,后面的FPGA仿真也验证了此方法的优点和正确性。 图3 CIC滤波器结构图 (2)VCO 本Costas环调频信号用Voltage-Controlled Oscillator产生,中心频率和输出信号幅度和载波信号保持一致,压控灵敏度?根据实际情况计算调节。 ??mclk (2-1)

文档评论(0)

y31245 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档