- 1、本文档共37页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微机原理及应用 微型计算机系统概述 第一讲和第二讲
画岀微型计算机应用硬件基本组CPU线制控接口线址地存储器模块存储器中的字节地址I/O设备高位决定模块咼位决定端口,2或3 个低位选择端口I/O 端口I/O 端口
画岀微型计算机应用硬件基本组
CPU
线制控
接口
线址地
存储器模块
存储器中的字节
地址
I/O设备
高位决定模块
咼位决定端口,2或3 个低位选择端口
I/O 端口
I/O 端口
微机原理及应用 变量及伪指令
第18讲
10
设变量varl的逻辑地址为 0100: 0000,画岀下列语句定义的变量的存储分配图
VAR1 DB 12H,0A5H,18+20,50/3,0 , - 1
VAR2 DW 12H,0
VAR3 DD H
VAR4 DB ABC
DW AB'
VAR5 DB,
VAR6 DB 4 DUP(0FFH,)
VAR7 DB 3 DUP(55H, 2 DUP(77H))
DEN
DEN
微机原理及应用 总线结构与时序
第42?44讲
8
CPU执行一条指令的时间称为指令周期。画岀一个基本总线周期时序。
I Ti丨T2丨T3丨 T4
CLK \ / \__/ V_/\
一个基本的总线周期序列 」
微机原理及应用 总线结构与时序
第42~44讲
10
利用74LS373数据锁存器设计系统地址总线 A19?A形成电路。
解:根据AD15?ADo、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及 74LS373芯片引脚功能, 设计的系统地址总线 A19?Ao形成电路如下图所示。
74LS373
微机原理及应用 总线结构与时序
第42~44讲
10
利用74LS245数据双向缓冲器设计系统数据总线 D15?Do形成电路。
解:根据AD15?ADo、DEN和DT /R信号功能以及74LS245芯片引脚功能,设计的系统数据总 线D15?Do形成电路如下图所示。
AD 15 ~ AD 8 、
DT/R
AD 7 ~ AD o
Ao
Bo
?
A7
B7
DIR
E
74LS245
Ao
Bo
A7
B7
DIR
E
74LS245
D 15 ~ D8
D7 ~ Do
微机原理及应用 总线结构与时序
第42?44讲
10
一个总线周期/ '地址,BHE输出状态输出画岀
一个总线周期
/ '地址,BHE输出
状态输出
CLK
A 19/S ?Al6&
BHE/s 7
ADi5?ADo ..地址输出_、 \_数据输入
ALE
ALE
M/IO, 低为I/O读,高为存储器读
RD
DT/R
DEN
DEN
微机原理及应用
总线结构与时序
第42~44讲
10
画岀8086CPU工作在最小方式时的系统总线写时序图
一个总线周期
T1
T2
CLK
T3
T4
A19/S6 ?A 16S3
BHE/S7
/ 務地址,BHE输出、£
状态输出 〉—
: 、地址输出
数据输入 一
厂
ALE
低为I/O写,高为存储器写
AD 15 ?AD 0
M/IO
>c
WR
DT/R
DEN
DEN
DEN
DEN
DEN
微机原理及应用 总线结构与时序
第42?44讲
10
画岀8086CPU的BHE和A0的不同组合状态
操作
BHE
A0
使用的数据引脚
读或写偶地址的一个字
0
0
AD15 ?AD0
读或写偶地址的一个字节
1
0
AD7 ?AD0
读或写奇地址的一个字节
0
1
AD15 ?AD8
读或写奇地址的一个字
1
AD15 ?AD8
(第1个总线周期放低位数据字节)
0
AD7 ?AD0
(第2个总线周期放高位数据字节)
微机原理及应用 总线结构与时序
第42~44讲
10
地址/数据(AD 15 ?
地址/数据
(AD 15 ?AD o)
A15?A o
CSZD
'输入数据Di5~Do
ALE
8288
输出
MRDC 或 IORC
DT/R
微机原理及应用 总线结构与时序
第42?44讲
10
画岀8086CPU工作在最小方式时的系统总线写时序图
CLKTiT2T
CLK
Ti
T2
T3 1
T4
一个总线周期
S2
S2?So
S?So有效
地址/状态和BHE/S7 : BHE ,A
地址/状态和
BHE/S7
: BHE ,A 19 ?A 16 -
S2?So
地址/数据(AD 15 ?AD 0)
浮空
输岀数据Di5~Do
ALE
8288输出
8288
输出”
AMWC 或AIOWC
MWTC 或 IOWC
DEN
微机原理及应用 总线结构与时序
第42~44讲
15
画岀8086CPU工作在最小方式时的系统总线结构。
时钟8284AREADY
时钟
8284A
READY
口 +5V
MN/MXCLK
MN/MX
CLK
控制总线READY RESET
控制总线
T
文档评论(0)