- 1、本文档共12页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
时序逻辑电路设计
1. 以一个计数器 74161 为核心器件和少量门电路,设计一个带同步清 0 功能的
5421BCD 码计数器:电路有清 0 输入控制端 R,当 R=0 时,同步清 0;当
R=1 时,按 5421BCD 码规则同步计数,注意不能有过渡态。 5421BCD 码编
码规则: 0~9 分别为: 0000、0001、0010、0011、0100、1000、1001、1010、
1011、1100。请写出设计过程。
2 试用 JK 触发器及与非门设计一个具有异步清零功能的 2421BCD 码十进制同
步计数器,不要求自启动分析。 2421BCD 码如下表所示:
2421BCD 码
十进数 Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 1 0 1 1
6 1 1 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
0 1 2
3.分析由移位计数器 74194 组成的时序,画出电路状态图? (排列次序: Q Q Q
Q 功另外 S S 00,保持; S S 01,右移; S S 10,左移; S S 11,置数。)
3 1 0= 1 0= 1 0= 1 0=
5 分析如图所示的电路功能,假设 Q2Q1 初态为 00。
Q 2 DX
Q 1 0 G 0 1T 0 0 0
Q 2 1 3 1 G 3 1
MUX C1 & 2
EN
EN
文档评论(0)