电工电子实验3BIT延时.pdfVIP

电工电子 验 （2）第三次课 l可编程器件的应用：3BIT延时电路的 设计与实现 lEDA软件及其应用 实验课题 设计一个3bit可控延时电路，该电路有一个时钟 信号CP ，一个串行输入信号F 1，一个串行输出信 号F2 ，F 1和F2均与时钟信号CP 同步，另有2个控制 信号K2和K 1。对该电路的逻辑功能要求是： 1) 当K2K 1＝00时，F2 ＝F 1，F2与F 1无延时； 2) 当K2K 1＝01时，F2 比F 1延迟一个时钟周期； 3) 当K2K 1＝10时，F2 比F 1延迟两个时钟周期； 4) 当K2K 1＝11时，F2 比F 1延迟三个时钟周期。 设计过程 Ø串行输入信号F1：可用2位二进制计数器 的Q 输出端。 C Ø3 比特延时电路：运用D触发器实现，将 F1置于触发器D端，在后续CP作用下，触 发器Q端输出即为延迟一个CP周期的F2 。 将3个D触发器级联 （其输出分别为Q 、