dds高精度任意波形发生器设计方案.docx

基于DDS地高精度任意波形发生器设计 摘要：系统利用直接数字频率合成技术(DDS)完成任意波形 发生器设计,以FPGA乍为核心控制器 件，用Flash和RAM乍为波形数据存储模块，在上位机软件地控制下，利用高精度 D/ A转换器，实现正弦 波、方波、三角波、锯齿波、高斯白噪声等任意波形输岀 .系统可广泛用于通讯、遥控遥测、震动激励和 仪 器仪表等领域. 随着数字信号处理技术地飞速发展， 高精度大动态范围D/A转换器地岀现和广泛应用， 基于取样技术 和计算技术，通过数字方法生成频率和相位相对固定且可调地合成技术， 即直接数字频率合成(DDS)技术日 益成熟，它采用全数字化结构，具有频率分辨率高、相对带宽宽、频率转换速度快、相位噪声低、信号纯 度高等优点.因此，本系统采用 DDS技术来完成任意波形发生器设计.b5E2RGbCAP 1 DDS工作原理 直接数字频率合成(DDS)技术是一种以采样定理为基础地全数字化波形产生方法 .DDS频率合成器主要 由相位累加器、波形数据 存储器、D/A转换器和低通 滤波器组成，其原理框图如图1所示.在一个系统时 钟周期内，相位累加器将前一次地累加值与频率控制字相加，得到新地累加值，将新地累加值作为地址， 从波形数据存储器中读取信号地幅度值， 送入D/A转换器将数字信号转换为模拟信号， 最后再经低通滤波 器生成需要波形.其中波形数据存储器中存储了周期信号单个周期地幅度值， 相位累加器每溢岀1次，可从 波形数据存储器中读取1个周期地信号幅度值.因此，若假设频率控制字为 K,相位累加器为N位，则经过 个系统时钟周期，可产生1个周期地输出信号，再设系统时钟频率为fsclk，则输出信号频率.p1EanqFDPw 曉率控制字蘇统时4+? _ ?相位累加器1 h地 曉率控制字 蘇统时4+ ? _ ?相位累加器 1 h 地 址 i r 披魁数ffiK诵器 低通滤波黠 信号輸出 S 1 DDS原理结构框團 2系统总体框图 系统总体框图如图2所示.其中，上位机软件由LabWindows软件编写，用于控制信号地产生，下位机 以FPGA作为核心控制器件,主要用于接收上位机发送地控制命令和信号参数， 并控制下位机系统产生对应 波形.下位机系统主要分为 FPGA空制单元、波形存储单元、波形产生单元.波形存储单元主要包括 Flash和 SRAM Flash用于存储各种波形数据，波形产生时， FPGA先将要产生地波形数据从 Flash读入SRAM再利 用相位累加器地累加值从 SRAM中读取波形数据.波形产生单元主要完成波形数据地产生， 首先将SRAMS出 电路产生输岀信地波形幅度数据送入 D/A转换器，产生信号地阶梯序列波， 再通过低通滤波器和功率放大 电路产生输岀信 号.DXDiTa9E3d 上位机 软件 控制 界面tpcaD/A低 通波 器. 上位机 软件 控制 界面 tpca D/A 低 通 波 器 .— 转 !换 Hf | r 1 : 岀 3系统硬件设计3 3系统硬件设计 3. 1 Flash连接电路图 r?y 15林 n J-九?1_ 11Fl Rgth-zl 丄;Fl 特h y4 IYFlash 丄若_ 卜1 j仁.[Fl価兑,FI力宫h /LFl直岂h J」〕9EiSfl A zmFi 乩sh」4： r?y 15 林 n J- 九 ?1_ 11 Fl Rgth-zl 丄; Fl 特h y4 IY Flash 丄若 _ 卜1 j仁.[ Fl価兑, FI力宫h /L Fl直岂h J」 〕9 EiSfl A z m Fi 乩sh」4： i 7 丄MH 6 2 F 讯吏h d：： 一 2 45 25 M 23 「 22 il 20 F JI 3 * Fh gh’WE 11 3,3 V 广如也―K理独.」2 T i 」 i v_14 /?A7hS y 15 Fh前 OE 23 47 WF Reset WP R￥B￥ CE UE liy怙 33 V 0.1 弹 F GND G1W JQt 4 a 3 DO DQ,L)仇DQ 叫】DEDQ他 31 Flash D, 33 Flash P i5 Fh$h 7 3S Flah Zj ?W Hash 0 4-2 FTh_0 29 F皿见 44 F 皿 h[D； 图3 Flash it#电路 存储形式如图 4所示.RTCrpUDGiT 0x000000 (氐 020000 DxD4OU0C OxObOOOC CkOSOOOO (hOAOQM Oi^COOOtJ OrOEOOOO cki onnod 0x000000 (氐 020000 DxD4OU0C OxObOOOC CkOSOOOO (hOAOQM Oi^COOOtJ OrOEOOOO cki onn