数字电子技术典型题选.docxVIP

Word Word文档 数字电子技术典型题选 一、填空题 TOC \o 1-5 \h \z -在数字电路中，逻辑变量的值只有—个值，即—和 O .在逻辑函数的化简中，合并最小项的个数必须是2?个。 .组合逻辑电路的输出仅取决于该电路当前的输入信号，与电路原来的状态 o . TTL三态门的输出有三种状态：高电平、低电平和高阻态 状态。 .基本的逻辑关系有 . . o 6-组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于 同步 计数器。 7. A/D转换器的转换过程包括 , , . 四个步骤。 .施密特触发器有 个稳定状态.，单稳态触发器有 _个稳定状态多谐振荡器有 2_个稳定状态。 ?随机存储器RAM的电路结构主要由 、 和 三部分组成。为构成 4096x8的RAM,需要 片1024x4的RAM芯片，并需要用 位地址码以完成寻址操 作。 10.8位移位寄存器.串行输入时经_个CP脉冲后，将得到8位数据的并行输出；欲将其串行 输岀，需经—个CP脉冲后，数码才能全部输出。 TOC \o 1-5 \h \z ? (93)10- ( 丄6二( )8= ( )2 o .寻址1MX16的内存单元需要用 根地址线， 根数据线。 . RS触发器的特性方程为 ,其约束条件为 o 14. D触发器的特性方程 T触发器的特性方程 o ?正逻辑中，高电平表示 ，低电平表示 o .时序逻辑电路通常由 和 两部分组成。 .共阴极的LED数码管应与输出 电平有效的显示译码器匹配。 18?共阳极的LED数码管应与输出 电平有效的显示译码器匹配。 19 .某逻辑函数F的卡诺图如图所示，则F二 o CD 00 〉： 1 — X 1 01 — ~T 11 X x- 10 工 X 20.单稳态触发器的特点是电路有一个 和一个 21逻辑相邻是指两个最小项 因子不同，而其余因子 o 22??在数字系统中，所有的运算都可以分解成 和 两种操作。 23..TTL 电路如图，则 F1 二 F2二 F3 二 A一十 A一 十 V*cc — =1 CMOS电路的阈值电压为 o 现场可编程门阵列FPGA主要由IOB_ CLB互连资源和SRAM组成。 25. A/D转换过程包括 , , , 等步骤。 27.电路如图，则 F1 = F2= F3 二 * | | | Dfi |||| E）- -F2 —|■十H~￡—F3 A B C D A A9 B P} A 勺尸4 TOC \o 1-5 \h \z ?若Y = AB + CD,则它的对偶式为 。 .单稳态触发器的特点是电路有一个 和一个 态o ?时序逻辑电路通常由 和 两部分组成。 .数字电路在稳态时，电子器件（如二极管.三极管）处于开关状态，即工作在 区和 区。 .某逻辑函数F的卡诺图如图所示，则F二 CD 00 ~cT T~ 01 0 1 i i 11 0 1 X i 10 0 0 1 i TOC \o 1-5 \h \z 设计一个8分频电路，至少需要 个触发器。 现场可编程门阵列FPGA芯片的主要供应厂商有 、 和 LATTICE 等。 35对23个信号进行编码时，需要使用的二进制代码的位数为 位。 36, JK触发器实现D触发器的功能时，应该使J二 , K= o 37下图所示波形是一个 进制计数器的波形图。 n n n ri n rL 38如果TTL的输入端开路，相当于接入 （高电平，低电平）。 39描述时序逻辑电路的三个方程分别是 、 和 40欲对15个符号进行二进制编码，至少需要 位二进制数； 41分别写岀图（a）、（b）、（c）所示电路中的输出函数表达式： Yl= 、 Y2 二 、 Y3 二 Vcc Vcc JK触发器的特性方程为 D触发器的特性方程为_ _ 42.74HC153为四选一数据选择器，Z二 ; 7?1A. 7?1 A. GOHW4 2 0 12 3 D D D D 43 ?化简逻辑函数的方法，常用的有 公式 和 卡诺图 ° 44?已知函数込广”」叫切“［反函数 =（A+/B”/（/A+C）,对偶式丫 二（/A+B）*/（A+/C）。 .四位双向移位寄存器74LS194A的功能表如下，要实现保持功能，应使RD=_ ； Sl=_, SO二.当RD二1 ； S1二2,S0二0时，电路实现 功能。 S1 so 工作状态 0 X X 置 1 0 0 保 持 1 0 1 右 移 1 1 0 左 移 1 1 1 并行输入 .若要构成七进制计数器，最少用 个触发器，它有 个无效状态。 .在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中， 电路 TOC \o 1-5 \h \z 能自动产生脉冲信号，其脉