基于FPGA的数字调制解调器设计..pdf

基·于 FPGA的数字调制解调器设计 摘要 本设计使用 FPGA 在 EDA 技术开发软件 QuartusⅡ上实现以正弦信号为 载波的三种调制信号 ASK 、FSK、PSK 的调制和解调。系统采用 ALTERA 公 司生产的 DE2 开发板，Cyclone II EP2C35F672C6 型号的 FPGA 和 EPCS16系 列的配置驱动， 使用 VHDL 硬件描述语言实现， 系统时钟为 50MHZ ，经四分 频产生一路时钟信号经过 DDS 波形发生器形成 ASK ，PSK 及 FSK 的一路载 波， FSK 的另一路载波由系统时钟经八分频后经过 DDS 波形发生器后产生。 由于 ASK 和 PSK 调制特性相近，载波都为一路信号。因此在设计时将 ASK 和 PSK 调制放在同一模块里设计，用一个选择键和两个基带信号控制端来控 制。系统时钟经过