武汉大学电气2016年数电期中试卷.docVIP

《数字电子技术基础》期中试卷 学号 姓名 院（系） 分数 一、填空题，每空1分 (共20分) 1. 单稳态触发器属于波形的(变换)电路，石英晶体振荡器属于波形的(产生)电路。 2. 12位D/A转换器的分辨率为( 0.244*10-3 )。 3. 64K×16的只读存储器，其寻址地址线数目是(16)根，字长是(16)位，字数是(65536)， 总容量是(1024KB)。 4. 若单个触发器的延时为8ns，则异步13进制二进制加计数器的输入时钟脉冲的频率最高为(31.25)MHz。 5. 有一数作为自然二进制数时，它相当于十进制数(147)；作为8421BCD码时，它相当于十进制数(93)。 6. 采用总线结构分时传输数据时，应选用输出具有(高阻)态的门电路，例如(三态)门、(传输)门、(OD)门。 7. 5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个CP后环形计数器的并行输出为(01011)，扭环计数器的并行输出为(00100)。 8. A/D转换器的工作过程主要包括(采样)、(保持)、(量化) 和(编码)。 ? ?二、单项选择填空，每空2分 (共16分) 1. 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为( A )。? A．?8.125V??????B.4V??????C.?6.25V??????D.9.375 2. JK触发器若J=K，则可实现( A )触发器的功能；若J=，则可实现( B )触发器的功能。 A．T?????B. D??????C.?RS??????D. T’ 3、逻辑函数且BC=0的卡诺图中，最小项和无关项个数分别为(B)个。 A．4, 2 B．3, 2 C．3, 3 D．2, 4 4、逻辑函数表示法中具有唯一性的是( C )。 A．表达式 B．逻辑图 C．真值表 D．卡诺图 5、已知题2.5图中的门电路是74系列的TTL门电路，则电路的输出电平是( B )。 A．高电平 B．高阻 C．低电平 D．无法判断 6、用4片4K×16的RAM构成4K×16的存储器，扩展后地址空间第二高的一片4K×16的RAM的寻址范围是( B )。 A．1000H-1FFFH B．2000H-2FFFH? C．3000H-3FFFH ?D．4000H-4FFFH 第1 页 共3页 题2.5图 题2.7图 7、某电路输入ui和输出uo波形如题2.7图所示，该电路可判断为( D )。 A．施密特触发器 B．多谐振荡器 C．D触发器 D．单稳态触发器 三、函数化简题， 每小题5分(共10分) 1、代数法化简 2、卡诺图法化简 ，约束条件为AB+CD=0。 四、 分析简答题 (共18分) 1、分析题4.1图所示用双四选一数据选择器构成电路的逻辑功能。 (6分) 2、题4.2图中为用TTL电路驱动CMOS电路的实例，试计算上拉电阻的取值范围，TTL与非门在VOL≤0.2V时最大输出电流为10mA，输出管截止时有100μA电流，CMOS门输入电流可忽略，要求加到CMOS或非门的电压VIH≥4.2V，VIL≤0.2V,电源电压为5V。 (6分) 题4.1图 题4.2图 第2 页 共 3页 3、试分析题4.3图所示电路的逻辑功能，做出在连续8个CP作用下的各触发器输出端波形，设初态均为0。 (6分) 题4.3图 ? 1、全加器；2、0.48k 8k；3、三位同步二进制减计数器； 五、分析设计题 (共36分) 1、有一列自动控制的地铁电气列车，在所有的门都已关上和下一段路轨已空出的条件下才能离开站台。但是如果发生关门故障，则在开着门的情况下，车子可以通过手动操作开动，但仍要求下一段空出路轨。试用74151设计一个指示电气列车开动的逻辑电路。(10分) 2、试用全同步集成二进制加法计数器74HC163两块，设计一个200分频电路。(10分) 3、试用两片中规模通用集成电路555设计带延时的声音报警电路。当出现告警信号后1秒后才发声告警，要求给出延时环节相关元件的参数。(10分) 4、试用VHDL或Verilog HDL写出具有低有效直接清1/置1端的RS触发器。(6分) 第3 页