第3章 布尔代数和数字逻辑.ppt

3.2 布尔代数 布尔代数是一种二值逻辑 计算机中物理电路只有开关两种状态，因此和布尔代数有着很好的对应。 数字电路采用高低电压表示各种数字信息。通常用1表示高电压，即布尔代数中的真；用0表示低电压，即布尔代数中的假。 3.2.1 布尔表达式 布尔代数由布尔变量和布尔操作（算符）组合在一起构成布尔表达式。 布尔函数：输入的是若干布尔变量，经过布尔表达式的计算，能够得到一个布尔结果。 常用布尔算符：AND（与）、OR（或）和NOT（非） 真值表：将布尔函数的所有输入值及其组合方式列成表格形式，并给出对应组合方式的函数值。 逻辑算符AND 逻辑算符OR 逻辑算符NOT 3.2.1 布尔表达式 布尔代数处理的是二进制变量和相关的逻辑运算。 布尔函数： 3.2.2 布尔恒等式 布尔表达式通常都需要化简，化简的基础是布尔恒等式。 布尔恒等式 3.2.3 布尔表达式的化简 布尔恒等式可以用来对布尔方程进行化简。 这样的方法更需要技巧性。 3.2.4 布尔表达式的补 布尔算符既可以作用于布尔变量，也可以作用于布尔表达式。 NOT算符作用于布尔表达式，可以得到该表达式的补 布尔表达式取补的意义在于：在电子线路中，实现原布尔表达式的补较为简单。 取补的方法：德摩根定律。 3.2.5 布尔函数表示方法 相同的布尔函数，可以有多种表示方法 为了减少混淆，需要采用标准化的方法表示布尔函数 积之和：将变量乘积项（与）以或的形式组合起来 和之积：将变量求和项以与的形式组合起来 要利用真值表生成积之和的表达式，就是要找到真值表中输出值为1的对应行，将该行的输入变量写成积的形式。在生成的每个乘积项中，必须将输入为0的变量取反。 要利用真值表生成和之积的表达式，就是要找到真值表中输出值为0的对应行，将该行的输入变量写成和的形式。在生成的每个求和项中，必须将输入为0的变量取反。 3.3 逻辑门 数字电路是由一定数目的门电路作为最原始的基本单元构成的，这些门电路是数字设计的基本构件，可以执行布尔代数中的逻辑操作。 归纳起来，计算机的基本物理部件是晶体管，而基本的逻辑单元是门电路。 3.3.1 逻辑门的表示符号 与门（and） 或门（or） 非门（not） 3.3.1 逻辑门的表示符号 异或门（xor，） 3.3.2 通用门电路 与非门（NAND） 或非门 3.3.2 通用门电路 与非门通常也称为万能门，因为只要使用与非门就可以构建所有的数字电路。 使用单一与非门构造数字电路的原因 使用与非门的电路成本低 使用相同模块比使用不同模块要容易 积之和形式的布尔表达式适合用与非门实现，和之积形式的布尔表达式适合用或非门实现 3.3.3 多输入的门电路 门电路可以有不同数目的输入和输出方式 3.4 数字电路元件 计算机由大量通过导线连接的门电路组成。 门电路的组合通常是一些标准电路，这些标准电路组成一系列基本结构模块，可以构造整个计算机系统，这些结构模块全部采用基本的“与或非”来构建。 3.4.1 数字电路及其与布尔代数的相互关系 简单布尔操作对应简单逻辑门，复杂布尔表达式对应于与或非操作的组合，即对应于逻辑门的组合，即描述整个布尔表达式的逻辑图。 利用布尔代数可以分析和设计各种数字电路 3.4.2 集成电路 门电路组成电路模块，电路模块组成计算机系统硬件 体积更小 能耗更低 将门电路封装在集成电路中以实现电路功能 集成电路规模 SSI MSI LSI VLSI ULSI 3.5 组合逻辑电路 数字逻辑电路可分为组合逻辑电路和时序逻辑电路 3.5.1 基本概念 输出完全取决于任意时刻的给定输入值。 多输出的组合逻辑电路中每个输出对应一个不同布尔函数 3.5.2 典型组合逻辑电路 半加器 3.5.2 典型组合逻辑电路 全加器 3.5.2 典型组合逻辑电路 多位数字相加 逐级进位加法器 先行进位加法器 选择进位加法器 存储进位加法器 加法器中的主要延迟来自进位，因此如何缩短进位的产生过程所造成的延迟时间是关键 加法器是计算机一个非常重要的电路 3.5.2 典型组合逻辑电路 译码器 从一个对应的数值选择某根特定的输出线。译码器通常采用输入和输出的数目来定义。 3.5.2 典型组合逻辑电路 多路复用器 从众多的输入线中选择需要的输入线 通过一组选择信号来控制选定某个特定的输入线 3.5.2 典型组合逻辑电路 奇偶发生器和奇偶校验器 3.5.2 典型组合逻辑电路 算术逻辑单元（ALU） 3.6 时序逻辑电路 时序电路的输出是当前输入和历史输入的函数 时序电路的输出与历史输入有关 为了记忆以前的输入，时序电路需要触发器用于存储。 组合逻辑电路是各种门电路的综合；时序逻辑电路是各种触发器的综合 3.6.1 时钟信号 时序电路需要对发生的事