四组知识竞赛抢答器设计.pdfVIP

摘 随着我国经济和文化实业的发展，在很多公开竞争场合 求有公平、公正的竞争裁决，一般用 于文艺节目、电视节目及各种知识竞赛等，因此出现了抢答器。最初的抢答器是由优先权编码器构 成的逻辑电路，其运算速度慢，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多 时，实现起来就更加困难。因此，一种能够体现竞赛的公开、公平、公正性的知识竞赛抢答器成为 一种需求。 本设计将以PLC为核心设计了系统结构图、程序指令、梯形图以及输入输出端子的分配方案, 在保留了原始抢答器的基本功能的同时又增加一系列的实用功能并简化其电路结构，其将以其控制 方便，灵活，只 改变输入PLC的控制程序，便可改变竞赛抢答器的抢答方案，从而使得竞赛不断 完善其公平、公正性。 本次课程设计 实现的目标：在主持人没有按下开始抢答按钮前，若有组别提前抢答，则视为 犯规，同时蜂鸣器发出声响（这里用报警指示灯代替），当主持人按下开始抢答按钮后，四组选手 开始抢答，数码管开始显示十五秒倒计时。如果在十五秒只内无人抢答该题作废，并且指示灯报警; 在抢答时间内如果有人抢答，抢答成功的选手台前指示灯亮，则主持人按下开始答题按钮，两组数 码管开始倒计时，