实验九程序包及元件例化的设计同济大学.pptVIP

实验九、程序包及元件例化 设计  实验内容 1.学习用函数来设计一个程序包 (package)  设计一个将比较结果小值输出的程 序包 在新建项目下,通过点击 Project→ New Source弹出的对话 框中,如图9-1 N IP Ceregen a Architecture Wizard) |图91 More Info k■ Eest)[ancel  输入文件名,选中 VHDL Package,在|SE文本编辑窗 口生成一个编写 Package的模板,根据设计需要进行 加减,也可以删除,自己编写。现要求同学用子结构 函数的方法设 将比较结果小的数值输出的程序 包。如果编写正确则会在图9-2中的 Processes for Current Source子窗口 check Syntax前打,表示 成功。再编写一段四个数据输入(每个数据宽度 为4位),将比较结果小值输岀的VHDL程序,通过调 用库(增加程序包 use work,程序包名l;)及函数 调用程序等完成设计。最后进行仿真验证设计结果。  图9-2  元件例化 对图9-3电路进行元件例化设计 图9-3 a)分别对D触发器和二输入与门进行元件设 b)将设计完的D触发器和二输入与门元件打 c)用元件调用完成电路设计 d)进行仿真,除输入输出信号A、D、CLK