百米赛计时器设计~.docx

图（1）时间计时器原理框图 练百米赛跑运动员时，教练希望知道运动员起跑后各阶段的成绩， 以使训练 更有针对性。为此需要设计一个显示系统，要求起跑后每隔 10m显示运动员已 跑的距离和发令后所用的时间。设计时，假定 CP脉冲和发令信号为已知。包括 秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路（辅助时序控制 电路）等五个部分组成。计时电路递减计时，每隔 1秒钟，计时器减1。其中计 数器和控制电路是系统的主要部分。计数器完成 10秒计时功能、启动计数器、 暂停/连续计数、译码显示电路的显示与灭灯等功能。当计时器递减计时到零（既 定时时间到）时，显示器上显示 oo,同时二极管闪亮。 设计思路：秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包 括控制电路。 数码显示器可显示系统的运行状态及工作数据，我们所选用的是发光二极 管（LED显示器，它分为两种，共阴极（BS201/202）与共阳极（BS211/212）, 我们所选的是共阴极，它是将发光二极管的阴极短接后作为公共极， 当驱动信号 为高电平时，阴极必须接低电平，才能够发光显示。共阴极数码管的外引脚及内 部电路如图 Gn 丿口 占yUG Gn 丿口 占 y UG up Vin ? HUI ft1 Vin ? HUI ft 1 b c n.tiQ 1 d * ? 2l3 ji @ M. i j H3J 迎 ms 曲 nsi 74LS48工作原理：译码器输入端为二进制码，经译码器后，输出端分别与 七段显示器的的输入端对应连接。⑴消隐（灭灯）输入端 BI为低电平有效。当 消隐（灭灯）输入端 BI =0时，不论其余输入端状态如何，所有输出为零，数 码管七段全暗，无任何显示；当消隐输入端 BI =1时译码器译码。⑵灯测试（试 灯）输入端LT为低电平有效。当灯测试（试灯）输入端 =0（/ =1）时，不论其 余输入端状态如何，所有输出为1,数码管七段全亮，显示 可用来检查数码 管、译码器有无故障；当灯测试输入端 LT =1时译码器译码。⑶脉冲消隐（动 态灭灯）输入RBI为低电平有效。当RBI =1时，对译码器无影响；当BI =LT=1 时，若RBI =0，输入数码是十进制的零时，数码管七段全暗，不显示；输入数 码不为零时，则照常显示。在实际使用中有些零是可以不显示的， 如004.50 中 的百位的零可不显示；若百位的零可不显示，则十位的零也可不显示；小数点后 第二位的零，不考虑有效位时也可不显示。脉冲消隐输入 RBI =0时，可使不显 示的零消隐。 计数器选用中规模集成电路74LS192进行设计较为简便。74LS192是十进制 可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、 加锁计数功能。其中CPU、CPD分别是加计数、减计数的时钟脉冲输入端 （上升沿 有效）。LD是异步并行置数控制端（低电平有效），CO BO分别是进位、借位输 出端（低电平有效）,CR是异步清除端，D。?D3是并 行数据输入端，Q3-Q0是输 出端。我们将用到的是它的减计数功能。下图是74LS192外引线排列图与功能表： 企瓠 CH fM CO Lf 企瓠 CH fM CO Lf Dy 崗冏而向冋冋 — Q GMD 图(4) 74LS192外引线排列图 74LS192的工作原理是：当/LD =1,CR=0时，若时钟脉冲加入到 CPU端，且 CP置数=1,则计数器在预置数的基础上完成加计数功能， 当加计数到9时，/CO 端发出进位下跳变脉冲；若时钟脉冲加入到 CP端，且CP=1，则计数器在预置 数的基础上完成减计数功能，当减计数到 0时，/BO端发出借位下跳变脉冲。由 74LS192构成的24递减计数器其预置数为 N=842ibc=(24) io。它的计数 原理是：只有当低位/BO端发出借位脉冲时，高位计数器才作减计数。当高、低 位计数器处于全零，且CP为0时，置数端/LD2=0,计数器完成并行置数，在 CP 端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。 图(5)24进制减法计数器 电路原理图: Proteus对电路的仿真图: U1 13 SW1 U2 13 U7：A ML閃竝 U5 D1 10k R1 fr 3 LED-BLUE GND 74LS04 ?TEKT R4 7 k ■TE? 11 ID 15 Ik tnM： I6 A voc J 1S 1 IQ i i 1—■ ■ ■ * ■ 1 3 5 -1 DO Q0 U1 fell 1)2 D3 Q3 UP 7CU UN TCD PL MR DO Q0 DI QI 02 Q2 D3 Q3 UP 1CU DM TCD PL 师 6 A QA B QB C QC D QD BkRBO QE RBI