原创力文档- 17
- 0
- 约3.12千字
- 约 6页
- 2021-01-12 发布于天津
- 举报
编程技巧之常用时序约束详解基本的约束方法为了保证成功的设计所有路径的时序要求必须能够让执行工具获取最普遍的三种路径为输入路径使用输入约束寄存器到寄存器路径使用周期约束输出路径使用输出约束具体的异常路径使用虚假路径多周期路径约束输入约束约束限定了输入数据和输入时钟边沿的关系系统同步输入约束在系统同步接口中同一个系统时钟既传输数据也获取数据考虑到板子路径延时和时钟抖动接口的操作频率不能太高简化的系统同步输入接口电路图系统同步输入时序上述时序的约束可写为源同步输入约束在源同步接口中时钟是在源设备中和数
Xilinx FPGA编程技巧之常用时序约束详解
i.基本的约束方法
为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。 最普遍的三种路径为:
.输入路径(In put Path )，使用输入约束
.寄存器到寄存器路径(Register-to-Register Path )，使用周期约束
.输出路径(Output Path )，使用输出约束
.具体的异常路径(Path specific exceptio ns )，使用虚假路径、多周期路径约束
输入约束 In put Co nstrai nt
OFFSET IN约束限定了输入数据和输入时钟边沿的关系。
系统同步输入约束 System
文档评论（0）