1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

电子设计仿真与EDA技术 3. Altera公司的FPGA和CPLD器件系列 级联链.docx

电子设计仿真与EDA技术 3. Altera公司的FPGA和CPLD器件系列 级联链.docx

    1. 1、本文档共1页，可阅读全部内容。
    2. 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
    3. 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
    4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多
    电子设计仿真与EDA技术 电子设计仿真与EDA技术 级联链 利用级联链，ACEX 1K可以实现输入变量很多的逻辑函数。相邻的LUT用来并行地计算函数的各个部分，级联链把中间结果串联起来。级联链可以使用逻辑与或者逻辑或来连接相邻LE的输出。每增加一个LE，函数的有效输入个数增加四个，其延时大约会增加1 ns。图1表示了级联链是如何把相邻的LE连接起来形成多扇入逻辑功能的。 图1 级联链

    您可能关注的文档

    最近下载

    文档评论（0）

    WanDocx + 关注
    实名认证
    内容提供者

    大部分文档都有全套资料，如需打包优惠下载，请留言联系。 所有资料均来源于互联网公开下载资源，如有侵权，请联系管理员及时删除。

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >