数字逻辑实验一(全加器).docxVIP

PAGE PAGE # 《数字逻辑》实验报告 实验名称: 学号： 同组者： 学号： 同组者： 姓名： 时间： 实验目的 实验原理（画接线图） 实验设备 实验内容 结果与讨论 实验一 组合逻辑电路的设计与测试（全加器） 实验目的 掌握组合逻辑电路的设计与测试方法。 实验原理 用中、小规模集成电路来设计组合电路是常见的逻辑电 路，设计电路的一般步骤如图 1-1所示。 图1-1 根据设计任务的要求建立输入、输出变量，并列出真值表， 然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按 实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表 达式，画出逻辑图，用标准器件构成逻辑电路，最后，用实验 来验证设计的正确性。 三.实验设备和器件 1 .多功能数字逻辑实验仪 DVCC 万用表 74LS86 （异或）、芯片若干（74LS08 74LS86 （异或）、 74LS32 （或门）） 导线若干 四． 实验内容 设计一位全加器，要求用 异或门、与门、或门组成 五． 实验报告 1． 列写实验任务的设计过程，画出设计的电路图。 2． 对所设计的电路进行实验测试，记录测试结果。 六． 思考题 “与或非”门中，当某一组与端不用时，应如何处理？ 附：（ 74LS08或门） 附：（ 74LS08 或门） （与门）、 1,2 入 3－出 4,5 入 6－出 9,10－入 8－出 1