基本输入输出接口 微机原理第七章教学PPT课件.ppt

* 内部结构框图 RD WR 数据总线 缓冲器 读/写逻辑 控制字寄存器 计数器通道0 计数器通道1 计数器通道2 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 A0 A1 CS D0～ D7 * 内部计数器的结构 16位当前计数值锁存器 16位减1计数值 16位计数初值锁存器 CLK GATE OUT 内 部 数 据 总 线 锁存后读出 可随时访问 * 8253/8254引脚及其功能 引脚图 D7 D6 D5 D4 D3 D2 D1 D0 CLK0 OUT0 GATE0 GND 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 8253 (8254) Vcc WR RD CS A1 A0 CLK2 OUT2 GATE2 CLK1 GATE1 OUT1 * 8253/8254引脚及其功能 与CPU连接的引脚功能 D7～D0 ——三态数据输入输出总线,用于将8253与系统数据总线相连,是芯片与CPU接口的数据线,CPU通过它们向8253读写数据、命令和状态信息; RD# ——读控制输入信号,低电平有效。它由CPU发出,用于控制8253寄存器的读操作; WR# ——写控制输入信号,低电平有效。它由CPU发出,用于控制8253寄存器的写操作; * 8253/8254引脚及其功能 CS# ——片选,输入信号,低电平有效。当为低电平时CPU选中8253,可以向8253进行读写操作; A1～A0 ——端口选择输入线,用于选择8253内部寄存器,以便对它们进行读写操作。 * 与8位的8088最小系统的连接 A0 A1 OUT0~2 CLK0~2 A15 A3 IO/M ALE 8088 WR RD CS A1 A0 8253/54 D7 ┇ D0 RD WR 地址 锁存器 译码器 AD7~AD0 AD7~AD0 GATE0~2 * 与16位的8086最小系统的连接(1) A1 A2 OUT0~2 GATE0~2 CLK0~2 A15 A3 M/IO ALE 8086 WR RD CS A1 A0 8253/54 D7 ┇ D0 RD WR 地址 锁存器 译码器 AD7~AD0 A0 AD15~AD0 * 与16位的8086最小系统的连接(2) A1 A2 OUT0~2 GATE0~2 CLK0~2 A15 A3 M/IO ALE 8086 WR RD CS A1 A0 8253/54 D7 ┇ D0 RD WR 地址 锁存器 译码器 AD15~AD8 BHE AD15~AD0 * 8253/8254控制逻辑 CS A1 A0 RD WR 寄存器选择与操作 0 0 0 1 0 写计数器0“计数初值” 0 0 1 1 0 写计数器1“计数初值” 0 1 0 1 0 写计数器2“计数初值” 0 1 1 1 0 写“控制字”到控制寄存器 0 0 0 0 1 读计数器0“当前计数初值” 0 0 1 0 1 读计数器1“当前计数初值” 0 1 0 0 1 读计数器2“当前计数初值” 0 1 1 0 1 无操作,三态 1 × × × × 禁止 0 × × 1 1 无操作,三态 * 8253/8254引脚及其功能 计数器引脚功能 GATE ——门选通输入信号(GATE0、GATE1、GATE2)。GATE信号的作用是用来禁止、允许或开始计数过程; CLK ——时钟输入信号(CLK0、CLK1、CLK2)。CLK引脚每输入一个时钟脉冲，便使计数值减1，它是计量的基本时钟信号; OUT ——计数器输出信号(OUT0、OUT1、OUT2)。OUT是8253向外输出定时或计数结果的信号。 * 8253/8254的控制字格式 D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 RL1 RL0 M2 M1 M0 BCD 计数器选择位 00—计数器0 01—计数器1 10—计数器2 11—非法选择 读写字节数 00—计数值锁存 01—读/写低字节 10—读/写高字节 11—读/写两字， 先低后高 工作方式选择位 000—方