FPGA应用程序加载.pptxVIP

基于 Xilinx FPGA 的嵌入式 Linux 设计流程 FPGA 是通过逻辑组合电路来实现各种功能的器件。由于 FPGA 内部集成了大量的逻辑资 源和可配置的 I/O 引脚，加上独特的并行处理架构，可以轻松实现同时对多个外部设备的配 置和管理，以及内外各种接口数据的传输。现在开发厂商又在 FPGA 内部加入了大量的 DSP 和 Block RAM 资源，非常适合图像处理、数字信号处理等运算密集的应用，因此在这些领域 取得了广泛的应用。但是由于 FPGA 程序编写的灵活性和功能的多样性，使得它在一个复杂 工程中对各个程序的使用调度、统筹管理上有很大的局限性，这样就必须引入操作系统进行 统一的管理。Linux 系统则因为其良好的可裁减、可配置等特点在嵌入式领域应用广泛。 Linux 操作系统提供了许多系统级的应用，例如网络协议的实现、进程调度、内存管理等，;在进行电路设计时，是以 FPGA 为核心，向外扩展各种设备，因此特别注意了 FPGA 各个引 脚的连接。由于 DDR 和PHY 芯片都需要提供+2.5V 电压，因此和 DDR、PHY 芯片连接引脚所;;需要在 EDK Shell 下运行下面命令： $powerpc-eabi-objcopy –I elf32-powerpc –O srec zImage.initrd.srec;5;6;7;8;点击看大图 图 3.2.1 点击 DDR_SDRAM 3.2.1 Base Configuration 主标签栏: Base Configuration 包含两个标签栏。其中，用户可以在 Port Type Configuration 中 配置端口类型，MPMC 最多可以有 8 个端口，每个端口有前述的 4 种接口类型XCL，PLBv46， SDMA，NPI 以及不使用 INACTIVE。;点击看大图 图 3.2.2 MPMC 端口的 4 种接口类型以及不使用 INACTIVE 分配完毕后可以通过LeftJustify 将不工作的端口消除掉。在这个过程中所有与端口有关的 参数和外部总线连接都被移到左边。;图 3.2.3 点击 LeftJustify 之前;图 3.2.4 点击之后 在 Common Address 中可以观察和设置初始地址。想配置任一个独立的端口地址，需到 Advanced 标签栏下 Address 选项选择。;过滤的结果在 Part No.下拉列表中出现。如果内置的内存数据库正确部分不能使用时， Memory Part Selector/Part No.下拉列表也会包含一个用户选项。在你选择了 CUSTOM 选项之后，所有内存参数都可修改，你能够输入你想要的参数。在你选择了内存部分之后， 参数将被自动载入到 Selected Memory Info 区和Memory/DIMM Settings 标签中去 Memory/DIMM Settings 在这个设置区内，选择下拉菜单，你可以调整 DIMMs 的数目，内存数据宽度，内存时钟周 期，ODT 设置和部分 其他信息。;图 3.2.8 Memory Part Settings 标签 3.2.3 Port Configuration 主标签栏 在 Port Configuration 标签栏可以设置每个独立端口的参数。端口 0-3 和端口 4-7 可以 在标签栏中显示。端口标签栏分成如图 3.2.9 所示的表明端口号的四个象限。只有与现有 端口类型相关的参数(在 Base Configuration 主标签栏中选择)可以查看并修改。;图 3.2.9 Port Configuration Advanced 主标签栏 Advanced 的标签栏提供了更多高级 MPMC 的用户资源。 Data Path 在 Data Path 这个标签栏中，你既能够配置常规传递途径的设置，也能单独设置每个端口。 General Pipeline Settings 允许你设置常规传递途径的参数，而 Port-specific Settings 允许你按照如下方式为独立的端口改变传递途径的设置： NPI Width: NPI 的宽度。 Read FIFO Config: 用 BRAM, SRL, 或者Wr-Only (只能写, 不能读缓存)执行 FIFO。 Write FIFO Config: 用 BRAM, SRL, 或者 Rd-Only (只能读, 不能写缓存)执行 FIFO。 Read Memory Pipeline: 允许传递途径读内存。 Read Port Pipeline: 允许传递途径读潜在端口。 Write Memory Pipeline: 允许传递途径写内存。;Write Port Pipeline: 允许传递途径写端