触发器学习复习总结计划练练习习题.docx

. 一、判断题 1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路 （ ） 2、 RS、 JK、 D 和 T 四种触发器中，唯有 RS触发器存在输入信号的约束条件 （ ） 3、与非门的输入端加有低电平时，其输出端恒为高电平。 （ ） 4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。 （ ） 5、时序逻辑电路中存在反馈， 其输出不仅取决于当时的输入， 还与电路的上一个状态有关。 （ ） 6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。 （ ） 7、触发器是时序逻辑电路的基本单元。 （ ） 8、时序逻辑电路由组合逻辑电路和存储电路构成。 （ ） 9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。 （ ） 10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。 （ ） 11、译码器、比较器属于组合逻辑电路。 12、数字电路可分为组合逻辑电路和时序逻辑电路。 13、全加器是实现两个 1 位二进制数相加并考虑低位进位的逻辑电路。 14、实现同一逻辑功能的逻辑电路可以不同 15、译码是编码的逆过程。 16、寻找组合逻辑电路输入输出关系表达式的过程和方法 , 是组合逻辑电路的设计过程. 17、公式化简法有时不容易判断结果是否最简. 18、实现同一逻辑功能的电路是唯一的. 19、加法器可以有并行进位加法器. 20、七段显示译码器有共阳极和共阴极显示器两种接法 . 21、一个班级有 80 个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少 5 位 二进制数才能满足要求 22、高电平有效的显示译码器可驱动共阴极接法的数码管 23、低电平有效的显示译码器可驱动共阳极接法的数码管 24、高电平有效的显示译码器可驱动共阳极接法的数码管 25、低电平有效的显示译码器可驱动共阴极接法的数码管 26、同一 CP 控制各触发器的计数器称为异步计数器（ ） 27、各触发器的信号来源不同的计数器称为同步计数器（ ） 28、 1 个触发器可以存放 2 个二进制数（ ） 29、 D 触发器只有时钟脉冲上升沿有效的品种。 30、同步 RS 触发器用在开关去抖中得到应用。 31、不同触发器间的逻辑功能是可以相互转换的。 32、对边沿 JK 触发器，在 CP 为高电平期间，当 J=K=1 时，状态会翻转一次。 （ ） 33、 JK 触发器只要 J， K 端同时为 1，则一定引起状态翻转。 ( ) 34、将 D 触发器的 Q 端与 D 端连接就可构成 T’触发器。 ( ) 35、 JK 触发器在 CP作用下，若 J=K=1，其状态保持不变。 ( ) 36、 JK 触发器在 CP作用下，若 J=K=1，其状态变反。( ) 37、使 J K D ，就可实现 JK 触发器到 D 触发器的功能转换。 ( ) 38、 JK 触发器在 CP作用下，若 J=K=0，其状态保持不变。 ( ) 39JK 触发器在 CP作用下，若 J=K=0，则触发器置 0（即复位） 。 ( ) ; . . 40、 D 触发器的特性方程为 Qn+1=D，与 Qn 无关，所以它没有记忆功能。 ( ) 41、 RS触发器的约束条件 RS=0 表示不允许出现 R=S=1 的输入。 ( ) 42、同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 ( ) 43、所谓上升沿触发，是指触发器的输出状态变化是发生在 CP=1 期间。 ( ) 44、边沿触发型 D 触发器的输出状态取决于 CP=1期间输入 D的状态。 ( ) 二、单项选择题 1、当同步 RS触发器的 CP=0时，若输入由“ 0”→“ 1”且随后由“ 1”→“ 0”，则触发器的状 态变化为（ ）。 A、“ 0”→“ 1” B 、“ 1”→“ 0” C、不变 D 、不定 2、 b。触发器是由逻辑门电路组成，所以它的功能特点是（ ） A、和逻辑门电路功能相同 B 、它有记忆功能 C、没有记忆功能 D 、全部是由门电路组成的 3、 c 。下列触发器中，不能用于移位寄存器的是（ ） A、D触发器 B 、JK 触发器 C、基本 RS触发器 D 、 T 触发器 4、下列（ ）不属于时序逻辑电路的范畴。 A、译码器 B 、计数器 C、寄存器 D 、移位寄存器 5、时序逻辑电路的状态一般由其（ ）的组合确定 A、外部输入 B 、外部输出 C、内部输入 D 、内部输出 6、下列几种触发器中，哪种触发器的逻辑功能最灵活（ ） A、Ｄ型 B 、ＪＫ 型 C、Ｔ型 D 、ＲＳ型 7、由与非门组成的 RS触发器不允许输入的变量组合 RS为 ( ); A、00 B 、01 C、11 D 、10 8、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序电路（