EDA数字时钟VerilogHDL资料.docxVIP

数字时钟及闹钟 目录 一、实验任务 2 实验目的 2 实验要求 2 二、设计思路 2 硬件部分 2 软件部分 3 三、完成情况 6 四、总结与收获 7 具体分工 错误！未定义书签。 五、完整程序 7 1 数字时钟及闹钟 一、实验任务 实验目的 深入了解基于 EDA工具的复杂时序逻辑电路的设计。 理解并熟练利用 EDA工具进行综合设计。 熟练掌握芯片烧录的流程及步骤。 掌握 Verilog HDL 语言的语法规范及时序电路描述方法。 掌握多个数码管动态扫描与键盘扫描的显示原理及设计方法。 实验要求 设计一个带闹钟功能的 24 小时数字钟，它包括以下几个组成部分： ① 显示屏，由 4 个七段数码管组成，用于显示当前时间 ( 时：分 ) 或设置的闹钟时间； ② 数字键 ‘0’～‘ 9’，用于输入新的时间或新的闹钟时间； ③ TIME( 时间 ) 键，用于确定新的时间设置； ALARM(闹钟 ) 键，用于确定新的闹钟时间设置，或显示已设置的闹钟时间； ⑤ 扬声器，在当前时钟时间与闹钟时间相同时，发出蜂鸣声。 基本要求 计时功能： 这是本计时器设计的基本功能， 每隔一秒计时一次， 并在显示屏上显示当前时间。 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。 (3) 设置新的计时器时间：用户用数字键‘ 0’～‘ 9’输入新的时间，然后按 TIME 键确认。 发挥