《数字电路制作与测试》习题册(三).docxVIP

项目三 计数器的设计与调试 主要知识点： 一、填空题 时序逻辑电路的输出不仅与 有关，而且与 有关。 TOC \o 1-5 \h \z 时序逻辑电路中的存储电路通常有两种形式： 和 。 是构成时序逻辑电路中存储电路的主要元件。 锁存器和触发器是构成时序逻辑电路中 的主要元件。 按逻辑功能分，触发器有 、 、 、 触发器等几种。 触发器按照逻辑功能来分大致可分为 种。 触发器是构成 逻辑电路的重要部分。 触发器有两个互补的输出端Q、Q，定义触发器的0状态为 ， 1状态为 ，可见触发器的状态指的是 端的状态。 触发器的两个输出端Q、Q，当Q 0,Q 1时，我们称触发器处于 。 触发器的状态指的是 的状态，当Q 1,Q 0时，触发器处于 。 触发器有2个稳态，存储4位二进制信息要 个触发器。 因为触发器有 个稳态，6个触发器最多能存储 二进制信息。 一个有与非门构成的基本RS触发器，其约束条件是 o 一个基本RS触发器在正常工作时，它的约束条件是R+S = 1， 贝U它不允许输入S = 且R= 的信号。 与非门构成的基本RS锁存器输入状态不允许同时出现 R S 。 与非门构成的基本RS锁存器的特征方程是 ，约束条件是 。 由与非门构成的基本RS锁存器其逻辑功能有 种。 由与非门构成的基本RS锁存器正常工作时有三种状态，分别是RS 01输出 为 ，RS 10输出为 ，RS 11输出为 。（ 0状态/1 状态/保持状态）。 与非门构成的基本 RS锁存器当Q=1时，R = ， S = 。 与非门构成的基本 RS锁存器当Q=0时，R = ， S = 。 锁存器和触发器的区别在于其输出状态的变化是否取决于 。 触发器的输出状态变化除了由输入信号决定外还取决于 o 和 共同决定了触发器输出状态的变化。 24?钟控RS触发器的约束条件是 o 一个钟控RS触发器在正常工作时，不允许输入 R=S=1的信号，因此它的约 束条件是 o 钟控RS触发器正常工作时他的约束条件是RS=0 ,因此它不 允 许输入 R = 且 S = 的 信 号o 钟控RS触发器是在基本RS锁存器的基础上加上 构成，其输 入端R, S (高/低)电平有效。 TOC \o 1-5 \h \z 钟控RS触发器的特征方程是 ，约束条件是 o 29?钟控RS触发器当CP=1时，输入状态不允许同时出现 R= ,S= o 30.对于钟控RS触发器来说，当Qn 1 Qn时，可能是 ，也可能是 此时输入信号为 o 31 ?钟控RS触发器Qn=0,若使Qn1=1，则应使R= 且S= o 32?钟控RS触发器Qn=1，若使Qn 1=0,则应使R= 且S= 。 33?钟控D触发器的特征方程为 o 在D触发器中，当D= 1时，触发器 (置0/置 1/保持)o 在D触发器中，当D= 0时，触发器 (置0/置 1/保持)o 若使D触发器置0,贝U D= ，使D触发器置1,贝U D= o 对于钟控D触发器来说当CP=0时，输出状态 (置0/置 1/保持),当 CP=1时输出状态由 决定。 若将D触发器的D端连在Q端上，经100个脉冲后，它的次态Q (t+100) =0,则此时的现态 Q (t)应为 o 若将D触发器的D端连在Q端上，经100个脉冲后，它的次态Q (t+100) =1,则此时的现态 Q (t)应为 o 若将D触发器的D端连在Q端上，经99个脉冲后，它的次态Q (t+99) =0, TOC \o 1-5 \h \z 则此时的现态Q （t）应为 。 若将D触发器的D端连在Q端上，经99个脉冲后，它的次态Q （t+99） =1, 则此时的现态Q（ t）应为 。 在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器 的 ，触发方式为 或 的触发器不会出现这种现象。 同一 CP脉冲下引起的触发器2次或多次翻转的现象称为 。 边沿JK触发器 （会/不会）发生空翻现象。 在时序逻辑电路中，存储电路每个时钟周期其输出状态 （变化1次/ 可变化多次）。 主从JK触发器由两个钟控RS锁存器构成，当CP= （ 1/0/1变0/0变 1）时从锁存器状态保持不变。 TOC \o 1-5 \h \z 主从JK触发器的特征方程为 。 JK触发器没有约束条件，当J= K= 时，每输入一个时钟脉冲 触发器向相反的状态翻转一次。 边沿JK触发器当J= 1，K= 1时，一个时钟脉冲后，触发器输出 。 主从JK触发器 （存在/不存在）空翻现象。 主从JK触发器不存在空翻现象，但存在 。 边沿JK触发器 （存在/不存在）一次翻转现象。 边沿JK触发器的特征方程为 。 54. JK触发器具有 种逻辑功能。 55. 对边沿JK触发器，若现