cache控制器设计实验.pdfVIP

Cache 控制器设计实验 实验 3 Cache 控制器设计 1.实验目的 (1) 掌握 Cache 控制器的原理及其设计方法。 (2) 熟悉 FPGA应用设计及 EDA 软件的使用。 (3) 熟悉 Vivado 软件的使用及 FPGA应用设计。 2.实验原理 Cache 就是介于 CPU 与主存之间的小容量存储器 ,包括管理在内的全部功能由硬件实现 , 对程序员就是透明的 ,在一定程度上解决了 CPU 与主存之间的速度差异。与主存容量相 比,Cache 的容量很小 ,它保存的内容只就是内存内容的一个子集 ,且 Cache 与主存的数据交互 以块为单位。把主存中的块放到 Cache 中时必须把主存地址映射到 Cache 中,即确定位置的 对应关系 ,并采用硬件实现 , 以便 CPU给出的访存地址能够自动变换成 Cache 地址。由于程序 访问的局部性 ,使得主存的平均读出时间接近 Cach