完整版本二篇范文4章2浙大版本集成电路课后答案.docxVIP

题 2.4.18 试用负边沿 JK触发器和 “与 - 或 - 非 ”门构成一个四位数码并行寄存和一个四位数码串行输入右移移位寄存器。 解：令 C 是并行寄存数据和实现右向移位操作的控制端， 其用 JK 触发器构成的框图如图所示： Q0 Q Q2 Q3 1 组合 1J 组合 1J 组合 1J 组合 1J 逻 辑 逻 辑 C1 逻 辑 C1 逻 辑 电路 C1 电路 电路 电路 C1 1K 1K 1K 1K CP FF0 FF1 FF2 FF3 C D SR D 0 D1 D 2 D 3 令 C=1 并行存数， C=0 时为右移串入后，得出各组合电路的逻辑函数，现以 1J3和 1K3 函数为例 , 列出真值表，求出函数式，其它式子也照此类推。 输 入 输 出 C Q2D3 1J 3 1K 3 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 0 1J 3 1K 3 CD3 CQ2 1J 2 1K 2 CD2 CQ1 1J1 1K1 CD1 CQ0 1J0 1K0 CD0 CDSR 由四个函数式画出的电路图如图所示： Q3 Q2 Q1 Q0 1 CP  1J Q 1J Q 1J Q 1J Q C1 C1 C1 C1 1K 1 1K 1 1K 1 1K ≥ 1 ≥1 ≥ 1 ≥ 1 DS C D3 D2 D1 D0 题 2.4.19 图题 2.4.19 是一个实现串行加法的电路图， 被加数 11011 及加数 10111 已分别存入二个五 位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出 S 端、进位触发 i 器 Q端以及和数移位寄存器中左边第一位寄存单元的输出波形 ( 要求时间一一对应 ) 。 图题 2.4.19 解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意 时序关系。其波形如图： CP 0 t 全加和 Si 0 进位触发 器 Q 0 和数最左一位  t t 0 t 题 2.4.20 (1) 试分析图题 2.4.20(a) 、 (b) 所示计数器的模是多少 ?采用什么编码进行计数 ? (2) 若计数脉冲频率 f CP为 700Hz时，从 Q2端、 Q0端输出时的频率各为多少 ? 图题 2.4.20 解：分析计数器电路有多种方法，列表法：以 CP为顺序，依次列出触发器的初态、输入，和 次态，可以得出结论。但在异步计数器时，要注意有无 CP 脉冲。 写出各触发器的状态方程， 依次设定初态， 用计算方法求得次态， 得出结论。 同样注意，状方程有效必须有 CP脉冲。 写出各触发器的状态方程后， 用填卡诺图的方法， 得出结论。 下面用写出各触发器状态方程后，依次设定初态计算法为例： 是一个同步计数器，各触发器激励方程 1J0 Q2n Q1n ,1K 0 1 1J1 Q0n ,1K1 Q2n Q0n 1J 2 Q1nQ0n ,1K 2 1 触发器激励方程代入各自的特性方程求得状态方程： Q2n 1 J2 Q2n K 2 Q2n Q2n Q1nQ0n Q1n 1 J1 Q1n K1Q1n Q1n Q0n Q2n Q1n Q0n Q n 1 J 0 Qn K Qn Q n Q n Qn Q n 0 0 0 0 2 0 1 0 依次设定初态，计算出次态如下： 初态设定从 Q nQ n Q n 000 开始，→ 001→ 010→ 011→100→ 001 2 1 0 Q2nQ1n Q0n 101→ 010， Q2n Q1n Q0n 110 → 000， Q2nQ1nQ0n 111→ 000 有状态转换图为： 111→ 000← 110 所以电路的模是 M ＝4，采用余 1 码进行计数 ↓ 四分频后，最高位的输出频率为 001→ 010← 101 700／ 4＝ 175Hz ，电路能自启动。 ↑ ↓ 100← 011 (b) 电路是一个异步计数器， 写出状态方程的方法同上， 但每个状态方程后面要带 CP 方 程，该状态方程才有效。 各级触发器的状态方程为： Q2n 1 J 2 Q2n K 2 Q2n Q2n ,CP2 Q1n Q1n 1 J1 Q1n K1Q1n Q1n Q0n Q2n Q0n Q1n , CP2 CP Q n 1 J 0 Q n K Q n Q n Q n Q n ,CP CP 0 0 0 0 2 1 0 1 依次设定初态后，计算求得结果如下： 111→ 000→ 001→ 010→ 011 所以电路的模为 M ＝ 7，采用 421 编码进行计数， ↑ 能自启动，最高位的输出频率为 110← 10