数字时钟的Multisim设计与仿真[整理].docxVIP

20XX 文档收拾 | 学习参阅 collection of questions and answers 电子电路Multisim规划和仿真 学院： 专业和班级： 名字： 学号： 数字时钟的Multisim规划和仿真 一、规划和仿真要求 学习归纳数字电子电路的规划、完结和调试 规划一个24或12小时制的数字时钟。 要求：计时、显现准确到秒；有校时功用。选用中小规划集成电路规划。 发挥：添加闹钟功用。 二、全体规划和电路框图 规划思路 .由秒时钟信号发生器、计时电路和校时电路构成电路。 .秒时钟信号发生器可由555守时器构成。 .计时电路中选用两个60进制计数器别离完结秒计时和分计时；24进制计数器完结时计时；选用译码器将计数器的输出译码后送七段数码管显现。 .校时电路选用开关操控时、分、秒计数器的时钟信号为校时脉冲以完结校时。 2. 电路框图 三、子模块详细规划 由555守时器构成的1Hz秒时钟信号发生器。由下面的电路图发生1Hz的脉冲信号作为总电路的初输入时钟脉冲。 图2. 时钟信号发生电路 分、秒计时电路及显现部分在数字钟的操控电路中，分和秒的操控都是相同的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的规划中我选用的是一致的器材74LS160D的反响置数法来完结十进制功用和六进制功用，依据74LS160D的结构把输出端的0110（十进制为6）用一个与非