- 1、本文档共2页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
功耗延时积( PDP):功耗和延时的乘积一般为常数
NMOS 和 PMOS 阈值电压和体效应系数均分别为正值和负值
若 V GS 不变, MOSFET 随着 V DS 的增大进入的所处的状态:
长沟道器件:亚阈值区(弱反型) — 线性区 —饱和区(强反型)
短沟道器件:亚阈值区(弱反型) — 线性区 — 速度饱和区 — 饱和区(强反
型)
在饱和区长沟道器件的 VGS 与 I DS 成平方关系,短沟道器件 VGS 与 IDS 成线性关系
n W
VDD VTP VTn kn'( )N
p n L kn ' n
中点电压 VM , ,又 2 ,
1 n p kn(W ) P kn p
L
p
W 1
保证 ( ) 之比为 0.5 才能保证中点电压在 VDD 处,达到对称反相器设计的要求
L 2
1
上升时间是从 0.1V DD 到 0.9V DD 的时间, t r 2.2 最大信号频率 f max
tr tf
上升和下降延时用来描述输入输出本身的逻辑改变的快慢, 传播延时则是输入逻
辑传播到输出逻辑的时间,是输入和输出 0.5V DD 翻转点时间的延迟平均值
t pr 0.69
1 n n
VDD VTP VTn VDD VTP N VTn
N p p
N 输入与非门 VM N 输入或非门 VM
1 n n
1 1 N
N p p
用 m 倍尺寸的 N 输入 NAND 可以写成:
N 1 pu N nu
r r 0 L f f 0 L
t t C t ( N 1t) C
2 m m
文档评论(0)