第4章-第4讲-与非门或非门.ppt

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
静态CMOS逻辑电路 4.4 与非门/或非门 4.5 复杂逻辑门的设计 与非门/或非门 与非门的直流特性 与非门的瞬态特性 与非门的设计 或非门 从反相器到逻辑门的构成 二输入与非门的直流电压传输特性曲线 与非门/或非门 与非门的直流特性 与非门的瞬态特性 与非门的设计 或非门 传输延迟时间:阶跃输入 传输延迟:非阶跃输入近似 与非门瞬态特性:电容 与非门瞬态特性: 中间节点电容 与非门/或非门 与非门的直流特性 与非门的瞬态特性 与非门的设计 或非门 与非门/或非门 与非门的直流特性 与非门的瞬态特性 或非门 CMOS或非门 或非门的直流电压传输特性曲线 或非门设计范例 采用0.6微米工艺,设计一个两输入或非门, 要求在最坏情况下输出上升时间和下降时间 不大于0.5ns 已知: 采用等效反相器方法 与非门、或 非门版图实例 四输入与非门 * * 把单个PMOS管和NMOS管 换成一定串、并联关系的 PMOS逻辑块和NMOS逻辑块 上拉开关网络 下拉开关网络 CMOS与非门 CMOS二输入与非门 电路图 逻辑符号与真值表 1 一、直流电压传输特性 使用等效反相器方法分析 分两种情况: 1. 两个输入信号同步 2. 两个输入信号不同步 1 V DD V V out K K K K P P N N in 注意: 对不同输入状态, 等效反相器参数不同。 直流电压传输特性-两个输入信号同步 如果两个输入信号同步 两输入信号同步情况下 逻辑阈值电平 若要求最大的噪声容限 高电平噪声容限变小 直流电压传输特性- 两个输入信号不同步 B固定在VDD,输出随A变化的关系 A固定在VDD,输出随B变化的关系 等效反相器 特性条件 等效反相器逻辑阈值电平 Issue: A变化和B变化的差别 等效反相器 逻辑阈值电平 分析n输入与非门的直流特性 n个输入信号同步时的逻辑阈值电平 n个输入信号只有1个输入变化, 其余固定在高电平的逻辑阈值 获得最佳直流特性,应该使: n个输入信号不同步时 忽略衬偏效应,有(n-1)种情况 1. 上升时间 2. 下降时间 使用等效反相器方法分析 最坏情况 KPeff=KP KNeff=KN/n 与非门瞬态特性 从瞬态特性考虑,希望电路的上升时间 和下降时间相等,即 在 条件下就要求 输入信号变化到输出信号变化50%的时间 取: 等效反相器 用PMOS和NMOS的等效导电因子 负载电容计算 考虑串联支路的中间节点电容放电 根据瞬态特性设计 根据直流特性设计 与非门设计考虑 对称与非门 电路图 逻辑图 真值表 A和B同步变化 一个输入变化 n输入或非门直流特性 n输入同步变化与1个输入变化的逻辑阈值 在最坏情况下获得最大的直流噪声容限,在 条件下 n输入或非门瞬态特性 1. 上升时间 2. 下降时间 注意:上升时间要考虑中间节点电容充电 负载电容 从瞬态特性考虑,希望电路的上升时间 和下降时间相等,即 在 条件下就要求 根据瞬态特性设计 根据直流特性设计 或非门设计考虑 根据 可得到 同理可得到 或非门中2个PMOS管串联 最坏情况下只有一个NMOS管导通 则有 *

文档评论(0)

好文精选 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档